Quartus II 사용법 및 Verilog HDL 4bit adder - Verilog HDL을 이용한 가산기 설계 : Verilog HDL 언어를 학습한다, QuartusII 프로그램의 사용법을 익힌다, HBE-ComboII 실습장비의 사용법을 익힌다.

소개글

Quartus II 사용법 및 Verilog HDL 4bit adder - Verilog HDL을 이용한 가산기 설계 : Verilog HDL 언어를 학습한다, QuartusII 프로그램의 사용법을 익힌다, HBE-ComboII 실습장비의 사용법을 익힌다.에 대한 보고서 자료입니다.

목차

<Quartus II 사용법 및 Verilog HDL 4bit adder>

1. 실험 제목 : Verilog HDL을 이용한 가산기 설계

2. 실험 목적

<Quartusll 사용법>

3. 실험 내용 및 시뮬레이션 결과

본문내용

1. 실험 제목 : Verilog HDL을 이용한 가산기 설계

2. 실험 목적
- Verilog HDL 언어를 학습한다.
- QuartusII 프로그램의 사용법을 익힌다.
- HBE-ComboII 실습장비의 사용법을 익힌다.


Verilog HDL은 하드웨어 표현 언어이다. SWITCH, GATE, RTL 수준의 코드로 하드웨어를 모델링 할 수 있다. 대부분의 논리 합성 도구들이 Verilog HDL을 지원하며 논리 합성 시뮬레이션을 위한 Verilog HDL 라이브러리가 제공된다.
Verilog HDL은 대략적으로 다음의 과정을 거친다.
- Design Specifications
- Behavioral Modeling
- RTL level HDL Modeling
- Functional Simulation
- Logic Synthesis
- Gate-level Verification

Verilog HDL의 기본적인 규칙은 다음과 같다.




　≪ … 중 략 … ≫






　　≪ 그 림 ≫

File -> new project wizard

　　≪ 그 림 ≫

프로젝트 저장할 위치
프로젝트 이름
최상위 모듈 이름 (프로젝트 이름과 같게 만든다.)

키워드

Quartus II 사용법,   Verilog HDL 4bit adder,   Verilog HDL 가산기,   가산기 설계,   QuartusII 프로그램,   HBE-ComboII 실습장비,   Verilog HDL