|
테브닌 정리와 더불어 노튼의정리 또한 복잡한 회로도를 쉽게 바꿀 수 있는 유용한 방법이다. 더 확실하게 숙지하여 앞으로 이러한 회로도가 나와도 당황하지않고 계측공학실험이라는 과목을 배웠다는 증거가 될 수 있도록 까먹지 않고 공부
|
|
|
단히 작을 때는 부하에서의 저항은 0이고, 또 부하저항이 대단히 커도 전력은 역시 0이다. 그러므로 RL에서의 전력이 최대가 되는 어떤 최적부하가 있게 된다.
최대전력 전달의 조건을 찾기 위하여 위의 식을를 RL에 관하여 미분하고 그 결과를
|
|
|
adiku, 『Fundamentals of Electric circuits』4th, McGRAW.hill higher Education, 2009, pp139-140.
위키백과, 검색어|테브난의 정리,
http://ko.wikipedia.org/wiki/%ED%85%8C%EB%B8%8C%EB%82%9C%EC%9D%98_%EC%A0%95%EB%A6%AC 1. 목적
2. 관련이론
2.1 테브닌의 정리
2.2 테브닌 등가 회로의
|
|
|
테브닌 정리를 입증하기 위한 측정
Original
Circuit
Thevenin
Equivalent Circuit
330
3.58
3.5814
1.025K
1.025K
2.63
2.63
2.65
[풀이] Calculated ( )
6. 실험 고찰
테브닌 등가저항을 구하기 위해서는 모든 전압, 전류원을 회로에서 제거 하고 저항을 계산하고 테브닌 등
|
|
|
테브닌 등가회로로 계산하였을 경우엔 =4.1144V 이지만 측정값은 5.5V를 넘기 때문에 오차가 컸다.
4. 참고문헌
전자통신연구회 편, 『전자통신기초실험』, 도서출판 상학당, 2009, pp66-67. 1. 테브닌의 등가회로
2. 테브닌의 정리 응용
3. 고찰
4
|
|
|
2개
SPDT 스위치 3개
5. 실험과정 Pspice로 구현
표 26-1. 노튼의 정리를 입증하기 위한 측정
,
,
, mA
,
Measured
Calculated
Measured
Calculated
Measured
Calculated
Original
Circuit
Thevenin
Equivalent Circuit
1.2K
470
2.2K
1.8K 실험 25. 테브닌 정리
실험 26. 노튼의 정리
|
|
|
것을 ( 테브닌 정리 ) 라고 한다.
Q3. 모든 회로는 하나의 이상 전류원 과 병렬저항 으로 구성되는 등가회로로 나타 낼 수 있다는 것을 ( 노턴 정리 ) 라고 한다. 실험 4. Thevenin & Norton 정리
1. 실험진행
2. 오차의 원인
3. 확인문제
|
|
|
테브닌 정리는 “임의의 선형 2단자 회로망은 테브닌 전압원 와 내부저항 의 직렬연결인 등가회로로 대체된다” 이다. 그래서 이 이론적인 증명은 배웠으므로 실험으로 입증하기 위해 Bread Board를 이용하여 회로를 구성하기 시작했다. 하지만
|
|
|
McGRAW.hill higher Education, 2009, pp145-146.
위키백과, 검색어|노튼의 정리,
http://ko.wikipedia.org/wiki/%EB%85%B8%ED%8A%BC%EC%9D%98_%EC%A0%95%EB%A6%AC 1. 목적
2. 관련이론
2.1 노튼의 정리
2.2 테브닌 등가회로와 노튼 등가회로의 관계
3. 이론값
4. 참고문헌
|
|
|
Thevenin 정리 실험과 마찬가지로 어느정도 오차가 발생했지만 이값은 식의 오류라기보다는 실험에서 발생한 오차로 볼 수 있다. 또한 역시 측정값이 이론값보다 약간 더 큰 값이 나오는 것을 볼 수 있다. Norton 등가회로의 관점에서 회의 실험결
|
|
메뉴펼치기
