voltage adder

소개글

voltage adder에 대한 보고서 자료입니다.

목차

1. [실험 목적]
2. [기본 이론]
3. [실험 회로]
4. [사용기기 및 재료]
5. [실험순서 및 결과]

본문내용

ice 시뮬레이션으로 결과와 비교하라.
주파수를 1[Hz]에서 10[kHz]까지 변화하여 결과를 검토하시오. (Power supply DC ±12V)
[10Hz]
오실로스코프 측정값 결과
Pspice에 의한 시뮬레이션 결과
[500Hz]
오실로스코프 측정값 결과
Pspice에 의한 시뮬레이션 결과
[1000Hz]
오실로스코프 측정값 결과
Pspice에 의한 시뮬레이션 결과
오실로스코프 측정값 결과
Pspice에 의한 시뮬레이션 결과
[5000Hz]
[10000Hz]
오실로스코프 측정값 결과
Pspice에 의한 시뮬레이션 결과
5.10 실험회로 3.3을 구성하시오.
5.11 함수발생기의 출력 V1을 오실로스코프 CH1으로 측정하여 정현파 1[kHz], 1VPP가 되도록 조절하시오.
5.12 V1과 V2를 오실로스코프 CH1과 CH2로 측정하시오. Pspice에 의한 시뮬레이션 결과와 비교 검토하시오.
오실로스코프 측정값 결과
Pspice에 의한 시뮬레이션 결과
5.13 V1과 V0를 오실로스코프 CH1과 CH2로 측정하시오. Pspice에 의한 시뮬레이션 결과와 비교 검토하시오.
오실로스코프 측정값 결과
Pspice에 의한 시뮬레이션 결과
5.14 5.4, 5.5, 5.9 및 5.13의 실험 결과와 시뮬레이션의 결과를 종합 비교 검토하시오.
-5.4-
실험5.4는 주파수 변화에 따른 출력전압의 크기와 위상을 알아보았다. 주파수가 변화하더라도 출력전압(V0)의 전압과 위상은 입력전압(V1)의 2배이며 위상이 반전된다. 출력전압(V0)의 전압이 2배되는 이유는 voltage follower에서 나오는 전압(V2)과 입력에서 나오는 전압(V1) 이 가산기의 입력전압이 되므로 출력전압(V0) 2배가 된다. 따라서 V2에서 V0는 반전 가산기 역할을 하고 있다.
-5.5-
실험 5.5는 입력전압 변화에 따른 출력전압의 크기와 위상을 알아보았다. 주파수를 일정하게하고 크기[Vpp]의 범위를 변화시켜도 출력전압은 입력전압에 비해 위상이 반전되고 2배의 크기를 가졌다.
-5.9-
실험 5.9는 두 번째 회로에서 주파수 변화에 따른 출력전압의 크기와 위상을 알아보았다.
5.9는 입력 정현파를 인가하였을 때 출력 정현파가 일그러지는 현상이 일어났다. Pspice와 실험에서 정현파 일그러짐 현상은 power supply DC ±12V가 회로 내에 최대, 최소 전압을 정하는 기준 전압이 되어 출력전압이 증폭되면 기준전압에 의해 파형이 일그러지는 현상이 발생한다. 주파수가 10[kHz]일 때 Pspice 시뮬레이션 결과는 두번째 주기부터 주기함수 형태가 나왔다. 첫 주기는 다른 주기와 달리 크기가 다소 작았고 출력의 잘림현상도 더 컸다.
-5.13-
V1과 V0를 오실로스코프로 측정하여 보았을 때, V1은 정현파를 확인 할 수 있다. 하지만 V0는 파형이 나타나지 않는다. 이유는 회로도 3.3(반전가산기회로)를 보면 두 번째 OPAmp의 입력은 V2 + V1이다. V2의 신호를 확인해보면 V1임을 알 수 있다. (5.12 참조) 따라서 V0(두 번째 OPAmp의 출력)은 V1+V1이 되므로 V0의 신호는 0이 되어 정현파가 나타나지 않는다.
5.15 실험소감
이번 가산기 회로 실험은 3가지의 회로를 사용하여 출력에 변화를 나타내었다.
첫 번째 가산기 회로 실험은 V1과 V2를 측정하였을 때는 voltage follower 회로로서 입출력이 같은 비반전 파형이 출력되었고, V1과 Vo를 측정하였을 때는 두 번째 OP-AMP가 가산기로서 동작하여 크기는 출력파형이 입력파형의 2배가 되며 위상이 반대인 반전 파형이 출력되었다. 또한 주파수를 1[Hz] ~ 10[KHz] 사이로 변화시켜 보았지만 주파수에 의한 주기는 변하였지만 위상과 크기는 변함이 없었고 첨두치인 의 크기를 1 ~10 []로 변동시켜 보았지만 크기와 위상은 변동이 없었다.
두 번째 회로의 실험에서 voltafe follower를 통해 2배 증폭시킨 V2의 신호와 V1의 신호가 가산됨을 보여주었다. 결과적으로 Vo의 파형은 V1과 비교하여 위상은 반대이며, 크기는 3배가 된다. 하지만 실제 실험에서 출력의 파형은 잘려서 나왔다.
세 번째 가산기 회로는 V2의 신호는 V1과 신호의 크기는 같고 위상은 반전됨으로 V0의 파형은 이 두 파형의 합인 0인 신호가 결과로 나왔다.
아직까지 브레드보드 읽는법, Pspice 사용법이 익숙치 않아 실험하는데 많은 시간이 소요되는데 빨리 이것들을 익혀 실험시간을 단축시켜야 할 것 같다.

키워드

부경대,   부경대학교,   제어계측공학과,   제어과,   제어계측,   제어,   가산기,   VOLTAGE ADDER