디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

소개글

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2에 대한 보고서 자료입니다.

목차

1. 회로도
2. 이론값
3. 실험결과
4. 결과분석

본문내용

.26V
0
0
1->0
0
0.2V
1
4.25V
1
0
0->1
0
0.2V
1
4.2V
1
0
1->0
1
4.4V
0
0.2V
1
1
0->1
1
4.2V
0
0.2V
1
1
1->0
0
0.2V
1
4.23V
0
0
0->1
0
0.2V
1
4.22V
결과분석
- JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q\'의 논리 레벨이 바뀌는 토글(Toggle)이 잘 일어난 모습이다.
(모두 0일 때는 Q=0, Q\'=1, 모두 1일 때는 Q=1, Q\'=0)
(논리레벨이 0일 때 완전 0이 아닌 0.2V 수준의 0에 매우 비슷한 값이 나왔으며, 논리레벨이 1일 때는 완전 5V가 아닌, 4.3V 수준의 5V에 매우 비슷한 값이 나왔다.)
실험4) 다음 회로를 구성하고, 표를 완성하시오. (D, T F.F 실험)
- 이론값
D
Q
Q\'
0
0
1
1
1
0
0
0
1
1
1
0
- 실험결과
D=0, Q=0 D=0, Q\'=1
D=1, Q=1 D=1, Q\'=0
D
Q
Q측정값
Q\'
Q\'측정값
0
0
0.15V
1
4.5V
1
1
4.5V
0
0.17V
0
0
0.15V
1
4.5V
1
1
4.5V
0
0.17V
결과분석
- D 플립플롭은 이론상, D = 1일 때 Q = 1이 되고, D = 0 이면 Q = 0 이 된다. 그러므로 결과적으로 입력 D와 출력 Q는 항상 같다는 성질을 가지고 있는데, 실험 결과도 이와 같이 D = 0 일 때는 Q = 0, D = 1 일 때는 Q = 1이 측정되었다.
실험5) 다음 D F.F 회로를 구성하고, 표를 완성하시오.
- 이론값
D
CLK
Q
Q\'
0
0->1
0
1
0
1->0
0
1
1
0->1
1
0
1
1->0
1
0
- 실험결과
D = 0, CLK= 0->1 Q = 0 D = 0, CLK= 0->1 Q\' = 1
D = 0, CLK= 1->0 Q = 0 D = 0, CLK= 1->0 Q\' = 1
D = 1, CLK= 0->1 Q = 1 D = 1, CLK= 0->1 Q\' = 0
D = 1, CLK= 1->0 Q = 1 D = 1, CLK= 1->0 Q\' = 0
D
CLK
Q
Q측정값
Q\'
Q\'측정값
0
0->1
0
0.09V
1
4.5V
0
1->0
0
0.16V
1
4.5V
1
0->1
1
4.5V
0
0.17V
1
1->0
1
4.5V
0
0.15V
결과분석
- D 플립플롭은 이론상, D = 1일 때 Q = 1이 되고, D = 0 이면 Q = 0 이 된다. 그러므로 결과적으로 입력 D와 출력 Q는 항상 같다는 성질을 가지고 있는데, 실험 결과도 이와 같이 D = 0 일 때는 Q = 0, D = 1 일 때는 Q = 1이 측정되었다.
실험6) 다음 회로를 구성하고, 표를 완성하시오.
- 이론값
T
Q
Q\'
0
상태유지
1
상태유지
0
1
X
X
0
상태유지
1
상태유지
0
1
0
1
- 실험결과
T=0, Q=1 T=0, Q\'=0
T=1, Q=0 T=1, Q\'=1
T
Q
Q측정값
Q\'
Q\'측정값
0
상태유지
1
4.52V
상태유지
0
0.15V
1
X
X
X
X
0
상태유지
1
4.52V
상태유지
0
0.15V
1
0
0.17V
1
4.5V
결과분석
- T 플립플롭은 JK 플립플롭의 입력 J와 K를 하나로 묶고, T라는 이름을 붙인 플립플롭으로, 입력 T가 1일 될 때마다 출력이 토글된다는 특징이 있다.
- T=0이면 출력은 변하지 않으며, T=1일 때 출력이 토글된다.
- 위 실험 결과도 비슷하게 T=0 일 때는 상태를 유지했다가, T=1 일 때 측정값이 토글되는 것을 볼 수 있다.
실험7) 다음 T F.F 회로를 구성하고, 표를 완성하시오.
- 이론값
T
CLK
Q
Q\'
0
0->1
1
0
0
1->0
1
0
1
0->1
X
X
1
1->0
1
0
- 실험결과
T=0, CLK= 0->1, Q=1 T=0, CLK= 0->1, Q\'=0
T=0, CLK= 1->0, Q=1 T=0, CLK= 1->0, Q\'=0
T=1, CLK= 1->0, Q=1 T=1, CLK= 1->0, Q\'=0
T
CLK
Q
Q측정값
Q\'
Q\'측정값
0
0->1
1
4.51V
0
0.15V
0
1->0
1
4.5V
0
0.6V
1
0->1
X
0.9V
X
0.9V
1
1->0
1
4.4V
0
0.3V
결과분석
- T 플립플롭은 JK 플립플롭의 입력 J와 K를 하나로 묶고, T라는 이름을 붙인 플립플롭으로, 입력 T가 1일 될 때마다 출력이 토글된다는 특징이 있다.
- T=0이면 출력은 변하지 않으며, T=1일 때 출력이 토글된다.
- 위 실험 결과도 비슷하게 T=0 일 때는 상태를 유지했다가, T=1 일 때 측정값이 토글되는 것을 볼 수 있다.
오차분석
※ 이론분석, 시뮬레이션 결과와 실험결과 비교는 각 실험에서 했기 때문에 바로 오차가 발생하는 이유를 분석해보겠다.
- 첫째로, 전류의 값은 자연적인 현상을 인간이 임의적인 수로 나타낸 것이라는 것이다. 물론, 우연치 않게 소수점 한자리 수준으로 딱딱 떨어지는 전류의 값도 측정 되겠지만 대부분 디지털 멀티미터에 측정되는 전류의 값을 보면, 소수점 셋째 자리까지 나타나게 되는데, 그 값들이 고정되지 않고 아주 미세하게 끊임없이 바뀐다. 그러므로 정확하게 이론상으로 구해지는 전류의 값을 구하기는 어렵다. 실험하며 측정했던 전류의 값도, 디지털 멀티미터에 표시된 계속해서 바뀌는 전류의 값에서 소수점 한 ~두자리까지만 보고 대략적인 값을 측정한 것이다.
- 둘째로, 점퍼선에서도 저항은 존재한다는 것이다. 그러므로 전류가 그 점퍼선을 이동하면서 자연스럽게 그 점퍼선 상에 있는 자그마한 저항의 영향을 받기 때문에 시뮬레이션의 결과처럼 이상적이론적 결과는 현실적으로는 불가능하기 때문에 오차가 생긴 것이다.
- 셋째로는, 브래드 보드의 불확실성이다. 실험에 사용했던 브래드 보드는 2021년 초에 인터넷을 통해 구입했던 것으로, 브래드 보드 뿐만 아니라 모든 전자 기기는 보관했던 장소의 온도와 습도 등 환경적인 요인에 따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다.

키워드

디지털회로실험및설계,   JK Flip Flop,   D T Flip Flop,   플립플롭