디지털 회로 실험 및 설계 - 기본 논리 게이트(Gate) 및 TTL, CMOS I

소개글

디지털 회로 실험 및 설계 - 기본 논리 게이트(Gate) 및 TTL, CMOS I에 대한 보고서 자료입니다.

목차

1. 회로도
2. 이론값
3. 실험결과
4. 결과분석

본문내용

PEN, B=1
AND, A=1, B=OPEN AND, A=0, B=OPEN
OR, A=OPEN, B=0 OR, A=OPEN, B=1
OR, A=1, B=OPEN OR, A=0, B=OPEN
AND
OR
A
B
X
출력전압
A
B
X
출력전압
OPEN
0
0
0.01V
OPEN
0
1
4.4V
OPEN
1
1
4.9V
OPEN
1
1
4.4V
1
OPEN
1
4.9V
1
OPEN
1
4.4V
0
OPEN
0
0.2V
0
OPEN
1
4.4V
결과분석
- 논리레벨 H 단계에서 4.4V, 4.9V로 충분히 잘 나왔고, 논리레벨 L 단계에서 완전 0V가 나오진 않았지만, 0.xxxV 정도 측정되어서 거의 흡사했다. 대체적으로 이론값과 비슷하게 나왔다.
- OR의 경우, 어느 한 쪽이 OPEN일 경우, 다른 한 쪽이 0이든 1이든 X=1인 특성이 제대로 나왔다.
- AND의 경우, 어느 한 쪽이 OPEN일 경우, 다른 한 쪽이 0이면 X=0, 1이면 X=1인 특성이 제대로 나왔다.
실험 4) AND-OR-NOT 진리표 작성
이론값)
A
B
C
D
X
0
0
0
0
1
1
0
0
0
1
1
0
1
0
1
1
1
1
0
0
1
1
1
1
0
실험결과)
A
B
C
D
X
출력전압
0
0
0
0
1
4.41V
1
0
0
0
1
4.41V
1
0
1
0
1
4.41V
1
1
1
0
0
0.18
1
1
1
1
0
0.18
결과분석
- 첫 번째의 경우, 모두 0이기 때문에 출력은 0인데 마지막에 NOT게이트 이므로 최종 출력은 1이 나온다.
- 두 번째의 경우, 처음은 0인데 두 번째 게이트인 AND에서도 0이 되고 마지막 NOT 게이트에서 다시 1이 된다.
- 세 번째의 경우, 처음은 0인데 두 번째 게이트인 AND에서도 0이 되고 마지막 NOT 게이트에서 다시 1이 된다.
- 네 번째의 경우, 처음은 위에는 1인데 밑에는 0이고 OR 게이트를 만나 1이 되지만 NOT 게이트를 만나 0이 된다.
- 다섯 번째의 경우, 위 아래 모두 1이고 OR 게이트 1로 출력되지만 NOT 게이트를 만나 0이 된다.
실험 5) AND-ORNOT을 이용한 XOR 설계
이론값)
A
B
X
0
0
0
0
1
1
1
0
1
1
1
0
실험결과)
A=0, B=0 A=0, B=1
A=1, B=0 A=1, B=1
A
B
X
출력전압
0
0
0
0.2V
0
1
1
4.5V
1
0
1
4.5V
1
1
0
0.3V
결과분석
- 첫 번째의 경우, 모두 0이기 때문에 최종적으로 위 아래 AND 게이트에 각각 한쪽씩 0이 포함되어 있으므로 둘 다 0이 출력되어, OR 게이트에 둘 다 0이 들어가서 최종 출력은 0이다.
- 두 번째의 경우, A가 0인데 밑의 NOT 게이트로 오면서 1로 출력되고, B가 1이라 아래의 AND 게이트에 둘 다 1이 들어가서 1로 출력되고, 최종 OR 게이트에 한 쪽에 1이 있어, 최종 출력은 1이다.
- 세 번째의 경우. 두 번째와 같은 원리로, 이번엔 위의 AND 게이트에 둘 다 1이 들어가 1로 출력되고, 최종 OR 게이트에 한 쪽에 1이 있어, 최종 출력은 1이다.
- 네 번째의 경우, A와 B가 둘 다 1이라서 NOT 게이트에서 둘 다 0으로 출력되어 위 아래 AND 게이트 모두 한 쪽에 0이 있어, 모두 0으로 출력되어, 최종 OR 게이트도 둘 다 0이 들어가서 0이 출력된다.
실험 6-1) CMOS → TTL Interface
INPUT
OUTPUT
(CMOS)
OUTPUT
(TTL)
5V
L
H
0V
H
L
이론값)
실험결과)
5V, CMOS 0V, CMOS
5V, TTL 0V, TTL
INPUT
OUTPUT
(CMOS)
OUTPUT
(TTL)
5V
(L) 0.07V
(H) 4.54V
0V
(H) 4.96V
(L) 0.16V
실험 6-2) TTL Interface → CMOS
이론값)
INPUT
OUTPUT
(TTL)
OUTPUT
(CMOS)
5V
L
H
0V
H
L
실험결과)
5V, TTL 0V, TTL
5V, CMOS 0V, CMOS
INPUT
OUTPUT
(TTL)
OUTPUT
(CMOS)
5V
(L) 0.25V
(H) 0.79V
0V
(H) 4.4V
(L) 0.2V
결과분석
- 6-1실험과 6-2실험은 모두 TTL과 CMOS의 인식레벨의 차이를 알아보는 실험이다.
- TTL은 대략 2~5V에서 동작하며, 잡음 여유가 0.8V 정도로 비교적 작은 반면에, CMOS는 대략 3.3~5V에서 동작하며, 잡음 여유가 1.67V 정도로 TTL에 비해 상당히 크다.
- 그러므로, 0V나 5V로 바뀌는 과정에서 CMOS가 감지하기 어렵기 때문에 INPUT이 1이더라도 0으로 들어가게 된다.
2. 오차분석
- 이론분석, 시뮬레이션 결과와 실험결과 비교는 각 실험에서 했기 때문에 바로 오차가 발생하는 이유를 분석해보겠다.
- 첫째로, 전류의 값은 자연적인 현상을 인간이 임의적인 수로 나타낸 것이라는 것이다. 물론, 우연치 않게 소수점 한자리 수준으로 딱딱 떨어지는 전류의 값도 측정 되겠지만 대부분 디지털 멀티미터에 측정되는 전류의 값을 보면, 소수점 셋째 자리까지 나타나게 되는데, 그 값들이 고정되지 않고 아주 미세하게 끊임없이 바뀐다. 그러므로 정확하게 이론상으로 구해지는 전류의 값을 구하기는 어렵다. 실험하며 측정했던 전류의 값도, 디지털 멀티미터에 표시된 계속해서 바뀌는 전류의 값에서 소수점 한 ~두자리까지만 보고 대략적인 값을 측정한 것이다.
- 둘째로, 점퍼선에서도 저항은 존재한다는 것이다. 그러므로 전류가 그 점퍼선을 이동하면서 자연스럽게 그 점퍼선 상에 있는 자그마한 저항의 영향을 받기 때문에 시뮬레이션의 결과처럼 이상적이론적 결과는 현실적으로는 불가능하기 때문에 오차가 생긴 것이다.
- 셋째로는, 브래드 보드의 불확실성이다. 실험에 사용했던 브래드 보드는 2021년 초에 인터넷을 통해 구입했던 것으로, 브래드 보드 뿐만 아니라 모든 전자 기기는 보관했던 장소의 온도와 습도 등 환경적인 요인에 따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다.

키워드

디지털회로실험및설계,   기본 논리 게이트,   TTL,   CMOS