디지털시스템 10진엔코더, 7세그먼트디스플레이,SR래치

목차

1.bcd 10진 엔코더(Encorder)

2.7 - 세그먼트 디스플레이 (7 - Segment Display)

3.SR 래치(SR Rach)

본문내용

12
1
1
0
0
13
1
1
1
0
14
1
1
1
1
10진 디지트 값은 위의 표에 나타난 바와 같다. 각각의 값을 살펴보도록 하자.
AB CD
C'D'
C'D
CD
CD'
A'B'
1
1
1
A'B
1
1
AB
X
X
X
X
AB'
1
1
X
X
a = C + A + BD + B'D'
b = A' + C'D' + CD
AB CD
C'D'
C'D
CD
CD'
A'B'
1
1
1
1
A'B
1
1
AB
X
X
X
X
AB'
1
1
X
X
AB CD
C'D'
C'D
CD
CD'
A'B'
1
1
1
A'B
1
1
1
AB
X
X
X
X
AB'
1
X
X
c = C' + B + D
d = CD' + B'C + B'D' + BC' + D
AB CD
C'D'
C'D
CD
CD'
A'B'
1
1
A'B
1
1
AB
X
X
X
X
AB'
1
X
X
e = B'D' + CD'
AB CD
C'D'
C'D
CD
CD'
A'B'
1
1
A'B
1
AB
X
X
X
X
AB'
1
X
X
AB CD
C'D'
C'D
CD
CD'
A'B'
1
A'B
1
1
1
AB
X
X
X
X
AB'
1
1
X
X
f = A + C'D' + BC' + BD'
AB CD
C'D'
C'D
CD
CD'
A'B'
A'B
AB
X
X
X
X
AB'
X
X
g = A + BC' + BD' + B'C
와 같이 값을 카르노 맵으로 그려보면 좀더 명확해지며 간략화시킬 수 있다.
이제 실제 실험을 통해 결과를 확인해 보도록 하자.
＿결과 그래프 및 타당성 검증.
1. IN4~7에 각각 0,1,0,1 의 계산을 행했을 때. (326ns)
위에서 언급한 표에 의하면 0,1,0,1의 값은 5의 값이라고 나와있다. 따라서 5에 해당하는 10진 디지트값은 a부터 g까지 각각 1,1,1,1,0,1,1의 값이 나왔다. 표에서 5는 1,0,1,1,0,1,1이라고 되어있는데 표의 실수인지 알 수가 없다. 나머지는 모두 정상 출력되는 것을 알 수가 있다. 교수님께서 실수하신건지...^^;
두 번째 출력값을 알아보자.
2. IN4~7에 각각 1,0,1,0 의 계산을 행했을 때. (286ns)
1,0,1,0의 값을 집어넣고 계산했을 때이다. 1,0,1,0의 값은 위에서 본 바와 같이 무관조건에 들어가는 값이다. 따라서 무슨 값이 결과로 나오던 큰 상관은 없는 듯하다. 값은 1,0,0,1,1,1,1이 나오는 것을 알 수가 있다. 따라서 이번 실험의 결과와 회로도 역시 참임을 알 수가 있다.＿
제목 : SR 래치(SR Rach)
실습 날짜 : 11월 1일
목적 : SR래치의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
래치는 이진 저장소자로서, 2개 또는 그 이상의 게이트와 피드백으로 구성되었다. 즉 가장 간단한 2게이트 래치의 경우에는 각 게이트의 출력이 다른 게이트의 입력에 연결된다. 래치는 0(Q = 0이고 P = 1인 경우) 또는 1(Q = 1이고 P = 0인 경우)을 저장할 수 있다. 그러므로 출력 P는 일반적으로 Q'로 표현된다. 문자 S는 set이라고 하는데 래치에 1을 저장하게 한다. 만일 S = 1이고 R = 0이면
P = (1 + Q)' = 1' = 0
Q = (0 + 0)' = 0' = 1
이 된다. 따라서 래치에 1이 저장된다. 비슷하게 만일 reset인 R이 1이고 S = 0이면
Q = (
under { 1 }
+ P)' = 1' = 0
P = (0 + 0)' = 0' = 1
이 되고 마지막으로 S와 R이 모두 활성화되면 래치는 작동하지 않는데, 가령 S = 1이고 R = 1이면
P = (1 + Q)' = 1' = 0
Q = (1 + P)' = 1' = 0
으로 두개의 출력이 모두 0이 된다. 더군다나 S와 R이 동시에 비활성화되면(0으로 바뀜) 어떤 상태로 갈지 분명하지 않게 된다. 두 개가 동시에 0으로 가든가 아니면, 한 개가 0으로 가고 다른 하나가 그 뒤에 따르는지에 ek라서 출력이 다르게 나타나게 되는데, 이런 경우에는 마지막 1에 ek라 결정되게 된다. 두 개가 동시에 0으로 가는 경우는 논리 설계자들에게 일반적으로 관심 밖의 요소들에 의해서 결정된다.(각 트랜지스터의 내부 표유 용량(Stray Capacitance) 또는 증폭율 등).
이러한 문제를 피하기 위해, 두 개의 입력이 동시에 활성화되지 않도록 설계되어야 하는 것이다. 위의 회로도에 나타난 SR래치는 클럭펄스에 따라 동작하는 SR래치이다. 클럭펄스를 나타내는 CP가 0이면 S와 R이 무엇이든간에 S' = 0, R' = 0이 되고 CP = 1이면 S와 R이 무엇이든간에 S = S', R = R'이 된다. 따라서 CP가 0에서 1로 변할 때 상태가 달라지는, 천이가 일어나는 것이다. SR래치의 진리표를 알아보도록 하자.
SR래치의 진리표
S
R
Qr(다음 상태)
0
0
0
0
1
0
1
0
1
1
1
X
진리표를 보면 반대의 값이 나오는 것을 알 수가 있고 각각 1의 값이 들어갈 때는 연산이 되지 않는다는 것을 알 수가 있다. 실험을 통해 알아보자.
＿결과 그래프 및 타당성 검증.
1. S = 0, R = 1 의 계산을 행했을 때. (266ns)
실험의 결과를 살펴보면 진리표의 값대로 S = 0, R = 1의 값을 집어넣고 실행시켰을 때 Q = 0, Q의 반대값을 나타내는 QB는 1을 나타내는 것을 확인할 수가 있다.
계속해서 다른 값으로 실험을 해보도록 하자.
2. S = 1, R = 1 의 계산을 행했을 때. (678ns)
역시 두 번째 실험에서도 S = 1, R = 0의 값을 입력하고 실행시켰을 때 진리표의 결과대로 Q = 1, QB = 0을 나타내는 것을 알 수가 있다. 한가지 의아한 점은 학교에서 실습시간에 한 결과는 위의 결과 중 S = 0, R = 0의 결과와 S = 1, R = 1의 결과값이 서로 뒤바뀌어 있다는 것이다. 보는데는 지장이 없으나 알 수 없는 결과다. 예상밖의 결과라고 할까.. 아무튼 연산이 되지 않는 것과 0,0 의 값이 나오는 것은 같다고 보면 무방한 결과일 듯 하다. 따라서 이번 실험의 회로도와 실험결과의 일치로 인해 이 회로도와 실험의 결과는 참이라는 것을 알 수가 있다. ＿
수고하셨습니다＿

키워드

회로도,   엔코더,   세그먼트 디스플레이,   실행,   실험