목차
-NOT회로(回路)
-AND회로(回路)
-OR회로(回路)
관련사항
-논리회로(論理回路)의 기호(記號)
-정논리(正論理)와 부논리(負論理)
-스레시홀드
-AND회로(回路)
-OR회로(回路)
관련사항
-논리회로(論理回路)의 기호(記號)
-정논리(正論理)와 부논리(負論理)
-스레시홀드
본문내용
~(그림 3)의 논리회로에서는 0을 0V, 1을 5V로 하여 설명하였지만, 실제로 트랜지스터나 다이오드를 사용한 회로에서는 0으로 하고 싶은 단자에 0V 이상의 전압이 걸리거나 1로 하고 싶은 단자에 5V 이하의 전압이 걸리기도 한다. 그리고, 신호에 노이즈를 곡하면 0V, 5V만을 0, 1로 하고 있어서는 정확하게 그 신호가 0, 1의 어느 것인지 구별되지 않는다.
그래서 이 0~5V 사이의 어디선가 이 미만이면 0, 이 이상이면 1이라는 경계를 설정한다. 이것을 스레시홀드(threshold)라고 한다. 그러나 이 스레시홀드 부근은 반도체의 동작이 불안정하므로. 실제로는 0.6V이하가 0, 0.25V 이상이 1등으로 구별된다.
이 스레시홀드가 설정되어 있으므로써 트랜지스터나 다이오드에 전압강하가 있어, 신호에 다소 노이즈가 혼입해도 정확하게 0이나 1의 신호로서 구별된다.
AND회로 및 OR회로를 각각 DR회로 및 AND회로로 변환하려면, (그림 7)에 나타낸 바와 같이 기호 ○이 붙어 있었던 곳에 는 붙이지 않고, 붙어있지 않던 곳에는 붙이면 간단히 변환된다. 이것은 (그림 5)와 (그림 6)에 대해서도 말할 수 있다.
이 변환은 부울대수의 AND⇔OR변환하기 위한 볍칙(드모건의 정리)에서 이론적으로 도출(導出)되어 있는 것이다. (그림 8)에 드모건(de morgan)의 정리의식과 이 AND⇔OR변환을 사용한 논리회로의 변환과의 대응을 나타낸다.
목차
-NOT회로(回路)
-AND회로(回路)
-OR회로(回路)
관련사항
-논리회로(論理回路)의 기호(記號)
-정논리(正論理)와 부논리(負論理)
-스레시홀드
그래서 이 0~5V 사이의 어디선가 이 미만이면 0, 이 이상이면 1이라는 경계를 설정한다. 이것을 스레시홀드(threshold)라고 한다. 그러나 이 스레시홀드 부근은 반도체의 동작이 불안정하므로. 실제로는 0.6V이하가 0, 0.25V 이상이 1등으로 구별된다.
이 스레시홀드가 설정되어 있으므로써 트랜지스터나 다이오드에 전압강하가 있어, 신호에 다소 노이즈가 혼입해도 정확하게 0이나 1의 신호로서 구별된다.
AND회로 및 OR회로를 각각 DR회로 및 AND회로로 변환하려면, (그림 7)에 나타낸 바와 같이 기호 ○이 붙어 있었던 곳에 는 붙이지 않고, 붙어있지 않던 곳에는 붙이면 간단히 변환된다. 이것은 (그림 5)와 (그림 6)에 대해서도 말할 수 있다.
이 변환은 부울대수의 AND⇔OR변환하기 위한 볍칙(드모건의 정리)에서 이론적으로 도출(導出)되어 있는 것이다. (그림 8)에 드모건(de morgan)의 정리의식과 이 AND⇔OR변환을 사용한 논리회로의 변환과의 대응을 나타낸다.
목차
-NOT회로(回路)
-AND회로(回路)
-OR회로(回路)
관련사항
-논리회로(論理回路)의 기호(記號)
-정논리(正論理)와 부논리(負論理)
-스레시홀드
추천자료
디지털논리회로실험1-6
디지털논리회로실험1-9
논리회로의 기초 6장
디지털_논리회로_요점정리
[A+ 결과] 논리회로 실험 .래치와 플립플롭(Latcj & Flip- flop)실험 사진 및 파형 모두첨부
[A+ 결과] 논리회로 실험 .ram (random access memory)실험 사진 및 파형 모두첨부
[A+ 결과] 논리회로 실험 멀티플렉서와 디멀티플렉서 (Multiplexer & Demultiplexer)실험...
[A+ 결과] 논리회로 실험 BASIC GATE(AND NAND NOR OR)[사진 및 파형 모두첨부]
[A+ 결과] 논리회로 가산기와 감산기실험 사진 및 파형 모두첨부
[A+] 논리회로 실험 . D/A & A/D 컴버터 (CONVERTER) DAC & ADC 실험 사진 및 파...
[A+ 결과] 논리회로 실험 가산기 , 반가산기, 감산기, 디코더 , 카운터[사진 및 파형 모두첨부]
TTL 게이트와 PLD를 이용한 논리회로실험 [2장 결과]
논리회로 CSA (Carry Select Adder) Design and Simulation
디지털논리회로 MULTISIM feedback amp 설계
소개글