목차
1. 플립플롭이란?
2. 플립플롭의 종류와 기능
2. 플립플롭의 종류와 기능
본문내용
0,0이 입력되는 것과 같으므로 출력은
변화 없음(이전상태유지)
C=1인경우
D=0 일 때 RS-FF에 S=0, R=1이 입력되므로 출력은 0 상태 유지
D=1 일 때 RS-FF의 S=1, R=0 입력과 같으므로 출력은 1 상태 유지
입력과 동일한 결과를 출력하므로 어떤 내용을 일시적으로 저장하거나 전해지는
신호를 지연 시키는데 사용
-D 플립플롭-
1. RST 플립플롭 또는 JK 플립플롭을 변현시킨것이다.
2. RS 플립플롭 회로의 입력에 동시에 1 입력 예방
3. 데이터 입력 신호가 그대로 출력에 전달되는 특성을 가진다.
4. 데이터를 일시적으로 보존하거나, 신호의 지연 작용등의 목적에 사용
▣ JK 플립플롭
♧ 정의 : 입력단자를 3개 이상가지고 있는 것으로 CK는 클럭펄스이다.
- JK 플립플롭은 RS 플립플롭과 T 플립플롭을 결합한 것이다
- 입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다
- JK 플립플롭에서는 T 플립플롭에서처럼 J=K=1일 때 출력이 반전될 뿐이다
- 회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브로 구성되어 있음을 알 수 있다
논리회로
기호와 동작표
C
J
K
Qn+1
비고
0
X
X
이전상태
불변
1
0
0
이전상태
불변
1
0
1
0
리셋
1
1
0
1
세트
1
1
1
반대상태
보수
진리표
출력상태
C=0 일 때 J와 K의 입력에 상관없이 AND게이트에 의해 RS-FF에 0,0이 입력되는 것과 같으므로 출력은 변화 없음(이전상태유지)
C=1인경우
J=0, K=0 일 때 RS-FF에 0,0이 입력되므로 이전 상태 유지(변화없음)
J=0, K=1 일 때
Qn=0 이였다면 S=0,R=0입력과 같으므로 이전상태 0 유지 (리셋상태)
Qn=1 이면 S=0, R=1 입려과 같으므로 0 상태 유지
J=1, K=0 일 때 Qn=0이였다면 S=1, R=0 입력과 같으므로 1상태 (세트상태)
Qn=1 이면 S=0, R=0 입력과 같으므로 이전 상태 1 유지
J=1, K=1 일 때 Qn=0 이면 S=1, R=0 입력과 같아서 1상태이므로 반대 상태
Qn=1이면 S=0, R=1 입력과 같아서 0상태 이므로 반대상태
-JK 플립플롭-
1. JK 플립플롭의 입력이 동시에 1인 출력을 보완
2. 입력이 동시에 1인 경우 펄스가 들어올 때마다 출력이 반전되므로 토글상태로 된다.
3. 2개의 입력 데이터에 의해 4개의 출력으로 조합을 얻을수 있다.
▣ T 플립플롭
♧ 정의 : 입력단자 T에 클럭펄스가 들어오면 출력단자 Q의 출력값이 변하는데 클럭의 입력단자 부분에 (0)이있으므로 입력되는 클럭의 하강하는 부분에서만 출력신호 가 발전하게 된다. 기능은 펄스의 주기를 2배로 늘려주는 기능을 한다.
- T 플립플롭은 토글(toggle) 플립플롭 또는 트리거(trigger) 플립플롭이라고도 한다
- 입력이 들어올 때마다 출력의 상태가 바뀌는 성질을 갖고 있다
- 그림 2-1(a)로부터 알 수 있듯이 T플립플롭은 RS 플립플롭의 두 입력 S와 R을 각각 Q와 Q`로 취한 것과 같은 모양
- 클럭 펄스가 들어올 때마다 출력이 바뀌게 된다
- T 플립플롭의 표시기호는 그림 2-1(b)와 같고 T는 클럭 펄스를 나타낸다
그림 2-1(a)논리 회로
그림 2-1(b) 기호 동작표
C
T
Qn+1
0
X
이전상태
1
1
반대상태
1
0
이전상태
진리표
출력상태
JK-FF의 동작 중에서 입력이 모두 0 이거나 1인 경우만 이용하는 FF
T=0 이면 JK-FF의 J=0, K=0인 경우와 같이 동작하므로 출력은 이전 상태 유지
T=1 이면 JK-FF의 J=1, K=1인 경우와 같으므로 출력이 보수(반전)로 된다
NOT 연산을 수행하는 것 과 같으므로 1과 0을 번갈아 바뀌어야 하는 곳에
-T 플립플롭-
1. JK 플립플롭의 입력을 하나로 묶은 것이다.
2. JK 플립플롭회로의 입력이 모두 0 또는 1인 경우만 사용
3. 클록 신호가 가해질 때마다 출력상태가 반전하는 토글 또는 스위치 작용을 하므로 계수 기에 사용
알맞다.
▣ 주종 플립플롭
- 레이싱 결함을 방지하기 위해서 고안된 것으로 2개의 플립플롭 사이에 전달 회로를 두 고 이것을 시각 펄스로 제어하여 레이싱을 방지함
레이싱 : JK-FF에서 J=1, K=1일 때 클럭 펄스의 폭이 길면 클록 펄스가 가해져서 출력이 보수가 된 후에도 계속 펄스가 1 이므로 FF은 변화된 출력 신호에 의해서 또 다시 동작하게되어 틀린 동작을 일으키는 현상
- 주종 플립플롭은 RS-FF이나 JK-FF을 사용하여 만듦
논리 회로
C
J
K
Qn+1
비고
1
0
0
이전상태
불변
1
0
1
0
리셋
1
1
0
1
세트
1
1
1
반대상태
보수
진리표
출력 상태
입력이 동시에 1 일 때 FF은 시각펄스 C에 의해 출력 상태를 반전하는데 FF2는 시각 펄스 C 가 아직 0 레벨이므로 이전 상태 계속 유지
시각 펄스 C2가 1레벨 되면 FF2는 FF1상태로 반전되나 FF1의 상태는 시각 펄스 C 가 아직 0레벨이므로 반전되지 않음. 따라서 레이싱 현상 미 발생
주 플립플롭은 시간 펄스가 상승할 때 동작하고, 종 플립플롭은 시간 펄스가 하강할 때
-주종 플립플롭-
1. 주 플립플롭과 종 플립플롭 2개를 종속 연결
2. 주, 종 플립플롭이 180도 위상차를 가지고 동작하도록 연결
3. 레이싱 현상 방지
동작한다
▣ 마스터 슬레이브 플립플롭
♤ Master-slave D 플립플롭
트리거(Trigger) = 상태전이를 일으키는 제어신호의 변화
♧ 상승
Edge에 트리거된 D 플립플롭
클럭
Edge에 반응하는 동적 지시자
1. 3개의 SR플립플롭으로 구성
2. Q값은 C가 0에서 1로 될 때 변화
♧ 하강 Edge에 트리거된 D 플립플롭
♤ Master-slave SR 플립플롭
A=S and B=R 인 형태이다. C=1일 때 master 가 active, C=0 일 때 slave가 active상태로 되어 Negative-edge triggered Master-Slave SR Flip-Flop가 된다. 즉, 입력값이 C 가 1에서 0으로 변할 때 출력에 전달된다.
논리 회로
▣ 모서리 변이형 플립플롭
변화 없음(이전상태유지)
C=1인경우
D=0 일 때 RS-FF에 S=0, R=1이 입력되므로 출력은 0 상태 유지
D=1 일 때 RS-FF의 S=1, R=0 입력과 같으므로 출력은 1 상태 유지
입력과 동일한 결과를 출력하므로 어떤 내용을 일시적으로 저장하거나 전해지는
신호를 지연 시키는데 사용
-D 플립플롭-
1. RST 플립플롭 또는 JK 플립플롭을 변현시킨것이다.
2. RS 플립플롭 회로의 입력에 동시에 1 입력 예방
3. 데이터 입력 신호가 그대로 출력에 전달되는 특성을 가진다.
4. 데이터를 일시적으로 보존하거나, 신호의 지연 작용등의 목적에 사용
▣ JK 플립플롭
♧ 정의 : 입력단자를 3개 이상가지고 있는 것으로 CK는 클럭펄스이다.
- JK 플립플롭은 RS 플립플롭과 T 플립플롭을 결합한 것이다
- 입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다
- JK 플립플롭에서는 T 플립플롭에서처럼 J=K=1일 때 출력이 반전될 뿐이다
- 회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브로 구성되어 있음을 알 수 있다
논리회로
기호와 동작표
C
J
K
Qn+1
비고
0
X
X
이전상태
불변
1
0
0
이전상태
불변
1
0
1
0
리셋
1
1
0
1
세트
1
1
1
반대상태
보수
진리표
출력상태
C=0 일 때 J와 K의 입력에 상관없이 AND게이트에 의해 RS-FF에 0,0이 입력되는 것과 같으므로 출력은 변화 없음(이전상태유지)
C=1인경우
J=0, K=0 일 때 RS-FF에 0,0이 입력되므로 이전 상태 유지(변화없음)
J=0, K=1 일 때
Qn=0 이였다면 S=0,R=0입력과 같으므로 이전상태 0 유지 (리셋상태)
Qn=1 이면 S=0, R=1 입려과 같으므로 0 상태 유지
J=1, K=0 일 때 Qn=0이였다면 S=1, R=0 입력과 같으므로 1상태 (세트상태)
Qn=1 이면 S=0, R=0 입력과 같으므로 이전 상태 1 유지
J=1, K=1 일 때 Qn=0 이면 S=1, R=0 입력과 같아서 1상태이므로 반대 상태
Qn=1이면 S=0, R=1 입력과 같아서 0상태 이므로 반대상태
-JK 플립플롭-
1. JK 플립플롭의 입력이 동시에 1인 출력을 보완
2. 입력이 동시에 1인 경우 펄스가 들어올 때마다 출력이 반전되므로 토글상태로 된다.
3. 2개의 입력 데이터에 의해 4개의 출력으로 조합을 얻을수 있다.
▣ T 플립플롭
♧ 정의 : 입력단자 T에 클럭펄스가 들어오면 출력단자 Q의 출력값이 변하는데 클럭의 입력단자 부분에 (0)이있으므로 입력되는 클럭의 하강하는 부분에서만 출력신호 가 발전하게 된다. 기능은 펄스의 주기를 2배로 늘려주는 기능을 한다.
- T 플립플롭은 토글(toggle) 플립플롭 또는 트리거(trigger) 플립플롭이라고도 한다
- 입력이 들어올 때마다 출력의 상태가 바뀌는 성질을 갖고 있다
- 그림 2-1(a)로부터 알 수 있듯이 T플립플롭은 RS 플립플롭의 두 입력 S와 R을 각각 Q와 Q`로 취한 것과 같은 모양
- 클럭 펄스가 들어올 때마다 출력이 바뀌게 된다
- T 플립플롭의 표시기호는 그림 2-1(b)와 같고 T는 클럭 펄스를 나타낸다
그림 2-1(a)논리 회로
그림 2-1(b) 기호 동작표
C
T
Qn+1
0
X
이전상태
1
1
반대상태
1
0
이전상태
진리표
출력상태
JK-FF의 동작 중에서 입력이 모두 0 이거나 1인 경우만 이용하는 FF
T=0 이면 JK-FF의 J=0, K=0인 경우와 같이 동작하므로 출력은 이전 상태 유지
T=1 이면 JK-FF의 J=1, K=1인 경우와 같으므로 출력이 보수(반전)로 된다
NOT 연산을 수행하는 것 과 같으므로 1과 0을 번갈아 바뀌어야 하는 곳에
-T 플립플롭-
1. JK 플립플롭의 입력을 하나로 묶은 것이다.
2. JK 플립플롭회로의 입력이 모두 0 또는 1인 경우만 사용
3. 클록 신호가 가해질 때마다 출력상태가 반전하는 토글 또는 스위치 작용을 하므로 계수 기에 사용
알맞다.
▣ 주종 플립플롭
- 레이싱 결함을 방지하기 위해서 고안된 것으로 2개의 플립플롭 사이에 전달 회로를 두 고 이것을 시각 펄스로 제어하여 레이싱을 방지함
레이싱 : JK-FF에서 J=1, K=1일 때 클럭 펄스의 폭이 길면 클록 펄스가 가해져서 출력이 보수가 된 후에도 계속 펄스가 1 이므로 FF은 변화된 출력 신호에 의해서 또 다시 동작하게되어 틀린 동작을 일으키는 현상
- 주종 플립플롭은 RS-FF이나 JK-FF을 사용하여 만듦
논리 회로
C
J
K
Qn+1
비고
1
0
0
이전상태
불변
1
0
1
0
리셋
1
1
0
1
세트
1
1
1
반대상태
보수
진리표
출력 상태
입력이 동시에 1 일 때 FF은 시각펄스 C에 의해 출력 상태를 반전하는데 FF2는 시각 펄스 C 가 아직 0 레벨이므로 이전 상태 계속 유지
시각 펄스 C2가 1레벨 되면 FF2는 FF1상태로 반전되나 FF1의 상태는 시각 펄스 C 가 아직 0레벨이므로 반전되지 않음. 따라서 레이싱 현상 미 발생
주 플립플롭은 시간 펄스가 상승할 때 동작하고, 종 플립플롭은 시간 펄스가 하강할 때
-주종 플립플롭-
1. 주 플립플롭과 종 플립플롭 2개를 종속 연결
2. 주, 종 플립플롭이 180도 위상차를 가지고 동작하도록 연결
3. 레이싱 현상 방지
동작한다
▣ 마스터 슬레이브 플립플롭
♤ Master-slave D 플립플롭
트리거(Trigger) = 상태전이를 일으키는 제어신호의 변화
♧ 상승
Edge에 트리거된 D 플립플롭
클럭
Edge에 반응하는 동적 지시자
1. 3개의 SR플립플롭으로 구성
2. Q값은 C가 0에서 1로 될 때 변화
♧ 하강 Edge에 트리거된 D 플립플롭
♤ Master-slave SR 플립플롭
A=S and B=R 인 형태이다. C=1일 때 master 가 active, C=0 일 때 slave가 active상태로 되어 Negative-edge triggered Master-Slave SR Flip-Flop가 된다. 즉, 입력값이 C 가 1에서 0으로 변할 때 출력에 전달된다.
논리 회로
▣ 모서리 변이형 플립플롭
추천자료
N체분계수기와 10진계수기
카운터와 스프레드레지스터
예비 보고서 - 멀티 바이브레이터
[전자공학실험] Shift Register & Division Circuit 실험
기초전자공학실험2 (synchronous counter)
컴퓨터 논리회로
레지스터 실험 예비 보고서
[결과]실험21. 동기카운터 설계
설계보고서 - 1 digit 7진 UP/DOWN COUNTER 및 7-Seg, 표시회로 설계
자판기회로.ppt
[디지털 회로 설계] 4-Bit D Flip Flop 설계
[디지털 공학 실험] (결과) 07장 순차논리회로 설계 및 구현(1)
[마이크로프로세서응용실험] (예비) 실험 05: 타이머 인터럽트를 이용한 시계
순서논리회로 - 시프트레지스터 결과 보고서
소개글