조합논리 - 더하기/빼기 회로

소개글

조합논리 - 더하기/빼기 회로에 대한 보고서 자료입니다.

목차

가. 실험목적

나. 실험장비

다. 기본이론

라. 실험과정

마. 고찰

본문내용

Binary Sum에 아무것도 더하지 않고, 출력 캐리가 1일 때는 2진수 0110을 4비트 하위 덧셈기를 이용하여 Binary Sum에 더한다. 하위 덧셈기에서 생성된 출력 캐리는 이미 출력 캐리단에서 정보를 제공했기 때문에 무시할 수 있다. n개의 10진수를 더하는 10진 병렬 덧셈기는 n개의 BCD 덧셈기의 단들이 필요하다. 한 단에서 출력되는 캐리는 다음 상위단의 입력 캐리에 연결되어야 한다.
실험에서는 0에서 9까지의 10진수 중 두 수를 선택한 다음 BCD로 입력하여 더하거나 빼는 회로를 구현하였다. 7-세그먼트는 BCD 크기의 입력된 수가 10진수로 얼마인지를 나타내어 주었다. 2진 4비트 덧셈기로 이를 더해주고 exclusive-OR 게이트를 조합하여 스위치의 입력 신호에 따라 두 수를 더해주거나 빼주었다. 또한 4비트 크기 비교기를 이용하여 입력된 두 수의 크기가 어떠한지를 판별하여 출력해주었다. 실험에서는 AB이거나 A=B는 모두 양수를 가지게 된다. 크기 비교기에서 결과 값이 양수를 가지는 경우의 출력신호는 무시하였고, 단지 A

키워드

덧셈기,   뺄셈기,   더하기,   빼기 회로,   계산기

추천자료

• 덧셈기 뺄셈기 구현
• 디지털 시스템 설계
• 쿼터스 프로그램을 이용한 덧셈기 뺼셈기
• 제 9장 (예비) 연산 회로 설계 실험
• 연산증폭기(op-amp)와 파형발생기
• 기초전자공학실험2 ( adder ) 예비레포트