• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 27건

1. 실험 목표 ① 조합회로에서 가장 기본이 되는 덧셈기 소자를 이용해서 4bit 덧셈기와 뺄셈기를 구 현해본다. ② Altera를 이용한 모의 실험을 한다. 2. 관련 이론 1) 2진 덧셈기-밸셈기 덧셈과 뺄셈연산은 하나의 2진 덧셈기를 이용하여 회로를
  • 페이지 4페이지
  • 가격 1,000원
  • 등록일 2006.04.17
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
실험 보고서 1. 실험 제목 : Quartus 설치, 4비트 덧셈기 2. 실험 목표 모의실험의 중요성을 이해하자. 빠른 설계, 빠른 검증 Quartus 설치방법과 사용법을 익히고 4비트 덧셈기를 구현하자. 3. 관련 이론 Altera simulation tool의 사용방법 MAX+PLUSⅡ
  • 페이지 4페이지
  • 가격 1,600원
  • 등록일 2015.02.26
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
기호 C5, S4, S4, S2 그리고 S1을 부여하였다. Binary sum 아래의 행들은 4비트 덧셈기의 출력에서 나타날 2진수 값을 나타낸 것이다. 두 10진수의 출력합은 BCD형태로 표현해야 하고, BCD sum 아래의 행들에 나타낸 형태로 표현되어야 한다. 문제는 Binary S
  • 페이지 7페이지
  • 가격 1,000원
  • 등록일 2005.12.09
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능. Decimal symbol BCD digit 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 5. 실험 계획 [BCD 덧셈기_뺄셈기] => 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않
  • 페이지 3페이지
  • 가격 2,000원
  • 등록일 2015.02.26
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
CD 가감산기의 결과 1) symbol_1 adder adder symbol 2) symbol_2 full adder full adder symbol 3) symbol_3 input_1 input_1 symbol 4) symbol_4 fulladder_2 fulladder_2 symbol 5) symbol_5 input_2 input_2 symbol 4) 최종 회로도 회 로 도 functional [덧셈기] functional [뺄셈기] ★ 고찰 - BCD 가감산
  • 페이지 4페이지
  • 가격 1,600원
  • 등록일 2015.02.23
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top