|
4비트 덧셈기를 구현하자.
3. 관련 이론
Altera simulation tool의 사용방법
MAX+PLUSⅡ
QuartusⅡ
과제(덧셈기/뺄셈기 구현)을 Altera의 graphic editor를 이용해 모의실험.
Altera Quartus를 이용한 디지털 회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:
|
|
|
덧셈기의 최하위 비트에 나타나고 많은 전덧셈기를 통해서 최상위 비트로 전파되는 것이 마치 연못에 떨어진 조약돌이 잔물결을 일으키는 것과 같아서 병렬 덧셈기를 리플캐리 덧셈기(ripple carry adder)라고 한다.
4개의 전덧셈기로 4비트 리플
|
|
|
디지털 디자인 - 4비트 parity generator, 5비트 parity checker
1.even parity 4bit generator
입력 4비트 뒤에 parity bit를 붙여 1의 개수를 even으로 만든다.
(1) 진리표
(2)Boolean funtion
P=wxyz
(3)karno map
(4)schematic diagram
(5)verilog HDL code
(6)compile log analysis
(7)simulate and anal
|
|
|
디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39 1. 제목 : 고속 동작 덧셈기 설계
2. 설계 목적
3. 설계 내용
4. 분석
1) CLA (Carry Look Ahead Adder)
3) CSA (Carry Select Adder)
2) 4bit CLA Block 4개를 연결하여 16bit CLA 구현
|
|
|
기호 C5, S4, S4, S2 그리고 S1을 부여하였다. Binary sum 아래의 행들은 4비트 덧셈기의 출력에서 나타날 2진수 값을 나타낸 것이다. 두 10진수의 출력합은 BCD형태로 표현해야 하고, BCD sum 아래의 행들에 나타낸 형태로 표현되어야 한다. 문제는 Binary S
|
|
메뉴펼치기
