|
디지털 디자인 - 4비트 parity generator, 5비트 parity checker
1.even parity 4bit generator
입력 4비트 뒤에 parity bit를 붙여 1의 개수를 even으로 만든다.
(1) 진리표
(2)Boolean funtion
P=wxyz
(3)karno map
(4)schematic diagram
(5)verilog HDL code
(6)compile log analysis
(7)simulate and anal
|
- 페이지 7페이지
- 가격 1,500원
- 등록일 2015.02.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Parity Generator)라고 하고, 수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다.
가령 110110101 이라는 DATA가 들어왔을 때 1의 개수가 짝수 개 이므로 패리티 비트는 1로 출력이 된다. 위의 회로도 같은 경우는 4비트 직렬회로
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2010.03.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
패리티비트를 포함한 메시지는 전송된 후에 받는 쪽에서 에러를 체크한다. 메시지에 있는 패리티비트와 일치하지 않으면 에러가 발생한다. 전송자에서 패리티비트를 생성하는 회로를 패리티 생성기라고한다. 수신자에서 패리티를 검사하는
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2010.04.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
패리티 비트를 첨가하여 송신한다.
이러한 패리티 비트를 생성해 내는 회로를 패리티 발생기(Parity Generator)라고 하고, 수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다.
패리티 비트의 논리 값을 정하는 방식에는 짝
|
- 페이지 7페이지
- 가격 3,000원
- 등록일 2009.06.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
패리티 비트의 개수가 결정될
것임은 물론이다. 정보 비트의 개수가 d라고 한다면 필요한 패리티 비트의
수 p는 다음의 부등식을 만족하는 값이 된다. 2^p >= d + p + 1
BCD 코드에 대하여 알아본다면, BCD 코드는 정보의 비트의 길이가 4비트
|
- 페이지 18페이지
- 가격 2,000원
- 등록일 2008.12.09
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|