|
디지털 디자인 - 4비트 parity generator, 5비트 parity checker
1.even parity 4bit generator
입력 4비트 뒤에 parity bit를 붙여 1의 개수를 even으로 만든다.
(1) 진리표
(2)Boolean funtion
P=wxyz
(3)karno map
(4)schematic diagram
(5)verilog HDL code
(6)compile log analysis
(7)simulate and anal
|
|
|
Parity Generator)라고 하고, 수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다.
가령 110110101 이라는 DATA가 들어왔을 때 1의 개수가 짝수 개 이므로 패리티 비트는 1로 출력이 된다. 위의 회로도 같은 경우는 4비트 직렬회로
|
|
|
Parity Generator)라고 하고, 수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다.
패리티 비트의 논리 값을 정하는 방식에는 짝수 패리티(Even Parity)와 홀수 패리티(Odd Parity)의 두 가지가 있다.
☞ 짝수 패리티 : 패리티 비트
|
|
|
4비트
이므로 위의 부등식을 만족하는 p는 3이 되어 해밍코드의 길이는 7비트가
된다.
<해밍 코드의 비트 배치>
해밍 코드의 대표적인 비트 배치
d7, d6, d5, p4, d3, p2, p1 (d는 BCD코드이며 p는 패리티 비트임)
p1 : 비트위치 1, 3, 5,
|
|
|
디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http://user.chollian.net/%7Ewow7/electro/basciff/basciff.htm
http://user.chollian.net/%7Ewow7/electro/RSFF/RSFF.htm
http://www.ups.pe.kr/flipflop.html
http://princess.kongju.ac.kr:8080/DigitalMain/dvlec/textbook/chap
|
|
 |
디지털에이징시스템의 개념 31
2) 디지털에이징시스템의 알고리즘과 적용 범위 35
제3절. 기술수용모델 44
1. 기술수용모델(TAM) 44
1) 기술수용모델의 등장 및 개념 44
2) 기술수용모델의 구성요소 46
2. 확장된 기술수용모델(ETAM, TAM3) 47
1)
|
|
메뉴펼치기
