(디지털 실험 보고서) BCD 덧셈기/뺄셈기 구현 (덧셈기 뺄셈기 설계 구현, 반가산기, 가산기, BCD, 세크먼트)
본 자료는 1페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
해당 자료는 1페이지 까지만 미리보기를 제공합니다.
1페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

(디지털 실험 보고서) BCD 덧셈기/뺄셈기 구현 (덧셈기 뺄셈기 설계 구현, 반가산기, 가산기, BCD, 세크먼트)에 대한 보고서 자료입니다.

목차

1. 실험 제목 : 덧셈기/뺄셈기 구현
2. 실험 목표
3. 실험 장비
4. 관련 이론
5. 실험계획

본문내용

가감산기의 결과
1) symbol_1
adder
adder symbol
2) symbol_2
full adder
full adder symbol
3) symbol_3
input_1
input_1 symbol
4) symbol_4
fulladder_2
fulladder_2 symbol
5) symbol_5
input_2
input_2 symbol
4) 최종 회로도



functional
[덧셈기]
functional
[뺄셈기]
★ 고찰
- BCD 가감산기를 빵판을 이용할 때보다 결과를 빨리 얻을 수 있었던 거 같다.
그러나 입출력에 name을 제대로 지정해주지 않으면 컴파일 할 때 에러가 생길 수도 있다.
symbol을 이용하여 빵판에서보다 최종 회로를 쉽게 구현할 수 있었다. 처음에 크기비교기를 이용하여 회로를 구성하였으나 회로에 문제가 없었음에도 불구하고 출력이 제대로 나오지 않았다. 그래서 다른 방법을 이용하여 최종 회로를 구현하였고 symbol을 이용하여 더 간단하게 회로를 구성하였다. 단순히 프로그램을 이용한 것이여서 쉬울 줄 알았지만 컴파일 하는 과정과 파형을 출력하는 과정에서 빠른 이해와 파형을 분석하는 능력이 요구되는 것
  • 가격1,600
  • 페이지수4페이지
  • 등록일2015.02.23
  • 저작시기2006.5
  • 파일형식한글(hwp)
  • 자료번호#957652
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니