(디지털 실험 보고서) BCD 덧셈기/뺄셈기 구현, Quartus, 조합회로, ALTERA, 논리 게이트

소개글

(디지털 실험 보고서) BCD 덧셈기/뺄셈기 구현, Quartus, 조합회로, ALTERA, 논리 게이트에 대한 보고서 자료입니다.

목차

1. 실험 제목
2. 실험 목표
3. 실험 장비
4. 관련 이론
5. BCD 가감산기 구현하기
6. BCD 가감산기 결과

본문내용

4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능.
Decimal
symbol
BCD
digit
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
5. 실험 계획
[BCD 덧셈기_뺄셈기]
=> 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않았을 때는 그대로 나오게 된다. 이것이 4bit add를 통해 덧셈 또는 뺄셈이 이루어진다. 스위치가 눌려졌을 때는 LED에 불이 켜져서 최종 출력이 음수라는 것을 나타낸다. 음수일 때를 생각하여 버퍼를 달아주어 6이 더해지는 것을 막는다. 첫 번째 세그먼트는 발생한 캐리 즉 10의 자리를 나타내고 두 번째 세그먼트는 1의 자리를 나타내는 것이다.

키워드

디지털,   BCD,   덧셈기,   뺄셈기 구현,   Quartus,   조합회로,   ALTERA,   논리 게이트,   BCD덧셈기뺄셈기