기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

소개글

기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트에 대한 보고서 자료입니다.

목차

1.실험제목
2.실험목적
3.실험장비
1) Digilent Nexys4 FPGA Board
2) Vivado Design Suite 2014.4
3) Xilinx
4.관련이론
1) Hardware Description Language(HDL)
2) verilig의 요소의미
3) S-R래치
4) D 래치
5) D 플립플롭
6) J-K 플립플롭
7) T 플립플롭
5.실험방법
6.Vivado simulation
7.참고문헌

본문내용

기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

목차
1.실험제목
2.실험목적
3.실험장비
1) Digilent Nexys4 FPGA Board
2) Vivado Design Suite 2014.4
3) Xilinx
4.관련이론
1) Hardware Description Language(HDL)
2) verilig의 요소의미
3) S-R래치
4) D 래치
5) D 플립플롭
6) J-K 플립플롭
7) T 플립플롭
5.실험방법
6.Vivado simulation
7.참고문헌




1.실험제목

순서논리 설계는 디지털 회로에서 시간적으로 순차적인 동작을 처리하는 중요한 분야이다. 이러한 회로는 입력 신호의 변화뿐만 아니라 이전 상태에 따라 출력을 결정하는 특징이 있다. 따라서 순서논리를 구현하기 위해서는 메모리 요소와 상태 머신을 이용하는 복잡한 설계가 필요하다. Verilog는 이러

키워드

레포트,   과제,   방통대,   학은제,   방송통신대,   학점은행제,   대학,   숙제