공통 이미터 회로

소개글

공통 이미터 회로에 대한 보고서 자료입니다.

목차

없음

본문내용

접지 사이를 들여다본 저항이다. 회로로부터 우리는 입력 단자와 접지 사이에 두 개의 병렬 저항, 즉 와 가 있다는 것을 알 수 있다. 따라서 이다. 출력 쪽에서는, 제어-전류 전원이 와 의 병렬 저항을 구동하고 있다. 따라서 이다. 는 입력 쪽에서 구할 수 있다. 즉, 는 저항에 흐르는 전류이다. 회로에서 에 걸리는 전압 는 (전압-분배 공식에 의해)
이다. 따라서
이고
이다.
전압 이득 는 다음과 같이 표현된다.
일 때, 이 식은 다음과 같이 간략화된다.
증폭기의 출력 저항 는 입력 신호 전원을 제거하고 출력 단자를 들여다본 저항이다. 그림에서 입력 신호 전원이 전압 전원이므로 이를 제거하려면 단락 회로로 대체해야 한다. 그림에서 이므로 일 것이고, 이에 따라 종속 전원 일 것이다. 따라서 이다.

키워드

공통 이미터 회로,   common emitter,   에미터 회로,   공통 에미터 회로