멀티플렉서, 디 래치 디 플리프랍

목차

1. 실험제목
2. 조 / 반
3. 학번 / 이름
4. 제출일
5. 실험목적
6.실험 결과 및 토의사항
7. 실험에 대한 문제점과 개선 및 발전 방향, 실험에 대한 자신의 생각

본문내용

습니다. 회로가 이상이 있는 것 같아서 조교님이 다시 회로를 작성해 주었지만 결과는 크게 다르지 않았습니다. 그래서 추가 실험을 하였지만 만족할만한 결과를 얻지 못했습니다. 소자를 바꾸어도 보고 여러 번 실험을 다시 하였지만 문제점을 해결하진 못했습니다.
또 13-6절의 실험은 결과 값은 비교적 정확히 도출하였지만 DELAY를 표현하는데서 약간의 어려움이 있었습니다. 4번의 7074를 거쳐서 CLR신호가 들어가기 때문에 그만큼의 딜레이가 있었어야 하지만 결과로 출력된 그래프는 제가 보기엔 그 져 노이즈에 불과 한 것 같았습니다. 약간의 시간차이를 두고 출력되길 기대 했지만 성공하지 못했습니다.
이번 실험은 공부도 많이 하였고 느낀점도 많았던 실험인 것 같습니다. 그래서 S-R LATCH와 D-LATCH D FILP FLOP에 대해서 좀 더 조사해 보았습니다.
1) - Latch에서 가 HIGH이고 이 LOW이면 가 LOW이므로 의 출력은 HIGH가 된다. 의 출력과 입력이 모두 HIGH이므로 게이트 의 출력은 LOW가 된다. 의 입력이 변하더라도 Q출력이 LOW이므로 게이트 의 출력 는 HIGH가 유지된다. Q 출력이 LOW인 상태를 RESET 상태라고 한다. 이 상태는에 LOW가 입력되어 SET상태로 바뀔 때 까지 계속 유지 한다. 래취의 출력은 항상 서로 보수가 된다. 즉 Q가 HIGH이면 는 LOW, Q가 LOW이면 는 HIGH가 된다.
2)D LATCH는 S-R 래취와는 달리 EN과 단 하나의 입력만을 갖고 있다 이 입력을 D(DATA) 입력이라고 한다. D입력이 HIGH일때 EN 입력이 HIGH이면 래취는 SET이 된다. D 입력이 LOW일 때 입력이 HIGH가 되면 래취는 RESET이 된다 결과적으로 EN이 HIH이면 출력Q는 입력 D와 같게 된다.
3) D 플립-플롭은 한 비트의 데이터( 1또는0)를 저장할 때 매우 유요하게 사용됩니다. D 플립-플롭은 클록과 하나의 입력만을 갖고 있습니다. 클록 펄스가 공급될 때 D입력이 HIGH이면 플립-플롭은 SET되며, D입력의 HIGH는 클록 펄스의 포지티브-고잉 에지에서 저장됩니다. 클록 펄스가 공급될 때 D입역이 LOW이면 플립-플롭은 RESET되고 , D 입력의 LOW는 클록 펄스의 리딩-에지에서 저장된다.
아침부터 억세케 운이 좋다고 생각했지만 보는 퀴즈마다 실수를 연발하고 오늘 하루는 소설 운수좋은 날을 연상케 하는 하루이었던 것 같습니다. 벌써 3월 한달이 다 가버렸습니다. 한달동안 제 머릿속에는 진로에 대한 고민 때문에 가슴이 답답하고 학업에 집중 할 수 가 없었습니다. 물론 과제를 하는데 만으로도 하루 온종일을 투자하고 있지만 남는 것이라고 하나도 없는 것 같습니다. 모든 선배님들이 말씀하시듯이 우리 과 3학년은 원래 다 이런 시기를 거친다고 하더군요. 답답합니다. 그저 열심히 하는 수밖에 없다는 걸 잘 알면서도 괜한 짜증에 혼자 힘들어하며 오늘도 그렇게 하루를 보내고 있습니다.
열심히 부지런히 해보자는 각오를 하고 다음 실험부터는 더욱 열심히 하겠습니다.

키워드

nand-gate,   스위치,   인버터,   d-래치,   멀티플렉서,   비교시,   패리티 발생기,   d-플리플랍