목차
OP AMP(연산증폭기)의 특성
1. 제목
2. Abstract
3. Simulation Result
4. Experiment Result
5. conclusion
1. 제목
2. Abstract
3. Simulation Result
4. Experiment Result
5. conclusion
본문내용
로를 구헝하여 측정하여라.
시뮬레이션과 같은 회로를 구성하여 입력단에 아주 미세한 전압을 넣어 output offset을 0에 가깝게 가도록 유도하였다. 결과 R8 = 23.123kΩ, R6 = 23.101kΩ에서 약간의 변화에 +-가 바뀌었다. 그 측정값은 약 48mV였다.
실험 4) 회로 7-4와 같이 구성하고 Slew Rate을 측정하라. AC전원의 주파수는 10KHz이다.
AC 전원의 주파수를 1KHz로 낮추고 OP Amp의 출력전압이 10VPP가 되도록 조정하여 OP Amp의 대역폭(Bandwidth)을 결정하라. 대역폭은 주파수의 증가에 따라 출력신호를 관측하여 slew-rate 찌그러짐이 발생하기 시작하는 주파수까지가 OP Amp의 혀용 대역폭이다.
입력값을 1.312VPP로 조정하여 증폭출력값을 9.938VPP로 맞추었다.
주파수를 증가시켜 Slew-Rate이 찌그러지기 시작하는 점을 찾았다.
F = 30Khz
5. conclusion
실험 1) 회로 7-1과 같이 Inverting amplifier에서 외부저항 RR과 RF에 따라 이득이 변함을 보여라.
RF = 10, 30, 50kΩ에 대한 출력 그래프
RR = 5kΩ, VIN = 1VPP고정인 상태에서 RF 값의 변화에 따른 출력 전압을 측정하여 이득값을 구했다. 출력 전압식
rm V_OUT = -left [ R_F over R_R right ] times V_I
에서 이론치는
RF(Ω)
10k
20k
30k
40k
50k
VOUT(V)
2
4
6
8
10
오차
3.1%
3.9%
1.57%
7.025%
7.5%
이론치와 시뮬레이션과 이론치가 적은 오차로 거의 일치함을 알 수 있다. 식에서와 같이 반전 증폭기는 위상이 바뀌고
rm R_F over R_R
배만큼 증폭이 됨을 알 수 있다.
전압 이득은 입력치가 1VPP였으므로 출력값이 전압이득이다.
RF(Ω)
10k
20k
30k
40k
50k
전압이득
1.938
3.844
5.906
7.438
9.25
회로를 Non-inverting amplifier로 바꾸고 외부저항 RR과 RF에 따라 이득이 변함을 보여라.
RF = 10k, 30k, 50kΩ에 대한 출력 그래프
RR = 5kΩ, VIN = 200mVPP고정인 상태에서 RF 값의 변화에 따른 출력 전압을 측정하여 이득값을 구했다. 출력 전압식
rm V_OUT = left [ 1 + R_F over R_R right ] times V_I
에서 이론치는
RF(Ω)
10k
20k
30k
40k
50k
VOUT(V)
0.6
1
1.4
1.8
2.2
오차
0%
-0.6%
3.143%
-4.17%
11.23%
이론치와 시뮬레이션과 이론치가 적은 오차로 거의 일치함을 알 수 있다. 식에서와 같이
rm 1 + R_F over R_R
배만큼 증폭이 됨을 알 수 있다.
실험치의 전압이득은 다음과 같다.
RF(Ω)
10k
20k
30k
40k
50k
전압이득
3
5.03
6.78
9.375
9.765
실험 3) 회로 7-3과 같이 구성하고 OP Amp의 Input Offset Voltage를 측정하라.
입력이 0일때의 출력 전압
시뮬레이션에서는 19mV가 측정되었다. 하지만 실험에서 얻은 측정치는 155mV였다. 이는 저항값이 작은 차이와 실험실 온도등의 차이점에서 나오는 것이라고 생각 할 수 있다. 이상적인 소자라면 0이 나와야 하지만 그렇지 않으므로 위와 같은 값이 나온 것이다. 실험 오차는 -715.79%로 아주 작은 값을 측정하는데 있어서 생긴 큰 오차이다.
OP Amp 회로가 안정할 수 있도록 output offset을 없애는 회로를 구헝하여 측정하여라.
Output Offset을 거의 0 가까이 떨어뜨림
시뮬레이션과 같은 회로를 구성하여 입력단에 아주 미세한 전압을 넣어 output offset을 0에 가깝게 가도록 유도하였다. 결과 R8 = 23.123kΩ, R6 = 23.101kΩ에서 약간의 변화에 +-가 바뀌었다. 그 측정값은 약 48mV였다. 시뮬레이션에서는 R8 = 21.101kΩ, R6 = 21.09521kΩ에서 그 출력값이 0에 근사한 값인 -3.6㎶가 나왔다. 저항을 조절하는데 있어 미세함에 한계가 있어 정확한 실험을 하기 힘들었으며 결국 위와 같은 아주 큰 오차를 가진 결과를 얻은 데에서 그치게 되었다.
실험 4) 회로 7-4와 같이 구성하고 Slew Rate을 측정하라. AC전원의 주파수는 10KHz이다.
rm Slew~Rate = DELTA~V over DELTA~t ~[V/ mus]
이므로 위의 그래프를 근거로 식에 값을 대입하면
rm DELTA ~V ~cong ~18.28 V
,
rm DELTA ~t ~ cong~ 24 mus
Slew Rate은 0.761666 [V/㎲]
시뮬레이션의 결과에서 보면
rm DELTA ~V ~cong ~20.004 V
,
rm DELTA ~t ~ cong~ 45 mus
이므로 0.4445333[V/㎲]이다. 그 오차는 -71.34071036%이다. Data Sheet의 Slew-Rate값은 0.5[V/㎲]로 시뮬레이션 값에 더 가깝다.
AC 전원의 주파수를 1KHz로 낮추고 OP Amp의 출력전압이 10VPP가 되도록 조정하여 OP Amp의 대역폭(Bandwidth)을 결정하라. 대역폭은 주파수의 증가에 따라 출력신호를 관측하여 slew-rate 찌그러짐이 발생하기 시작하는 주파수까지가 OP Amp의 혀용 대역폭이다.
입력값을 1.312VPP로 조정하여 증폭출력값을 9.938VPP로 맞추었다.
주파수를 증가시켜 Slew-Rate이 찌그러지기 시작하는 점을 찾았다.
찌그러짐이 시작된 Freq = 1.57KHz
찌그러진 전압이 7.07%가 되는 주파수
찌그러진 전압이 30Khz에서 발생되었다. Data Sheet상에서 10khz에서 찌그러짐이 시작되며 약 30Khz부근에서 7.07%가 되는 것을 알 수 있다. 이 소자의 허용 대역폭(Bandwidth)은 30Khz부근이다.
rm f_p = SR over {2pi V_r}
에서
rm {0.76 times 10^6} over {2 pi 9.875} = 12.249~KHz
, 오차 -144.9%
시뮬레이션과 같은 회로를 구성하여 입력단에 아주 미세한 전압을 넣어 output offset을 0에 가깝게 가도록 유도하였다. 결과 R8 = 23.123kΩ, R6 = 23.101kΩ에서 약간의 변화에 +-가 바뀌었다. 그 측정값은 약 48mV였다.
실험 4) 회로 7-4와 같이 구성하고 Slew Rate을 측정하라. AC전원의 주파수는 10KHz이다.
AC 전원의 주파수를 1KHz로 낮추고 OP Amp의 출력전압이 10VPP가 되도록 조정하여 OP Amp의 대역폭(Bandwidth)을 결정하라. 대역폭은 주파수의 증가에 따라 출력신호를 관측하여 slew-rate 찌그러짐이 발생하기 시작하는 주파수까지가 OP Amp의 혀용 대역폭이다.
입력값을 1.312VPP로 조정하여 증폭출력값을 9.938VPP로 맞추었다.
주파수를 증가시켜 Slew-Rate이 찌그러지기 시작하는 점을 찾았다.
F = 30Khz
5. conclusion
실험 1) 회로 7-1과 같이 Inverting amplifier에서 외부저항 RR과 RF에 따라 이득이 변함을 보여라.
RF = 10, 30, 50kΩ에 대한 출력 그래프
RR = 5kΩ, VIN = 1VPP고정인 상태에서 RF 값의 변화에 따른 출력 전압을 측정하여 이득값을 구했다. 출력 전압식
rm V_OUT = -left [ R_F over R_R right ] times V_I
에서 이론치는
RF(Ω)
10k
20k
30k
40k
50k
VOUT(V)
2
4
6
8
10
오차
3.1%
3.9%
1.57%
7.025%
7.5%
이론치와 시뮬레이션과 이론치가 적은 오차로 거의 일치함을 알 수 있다. 식에서와 같이 반전 증폭기는 위상이 바뀌고
rm R_F over R_R
배만큼 증폭이 됨을 알 수 있다.
전압 이득은 입력치가 1VPP였으므로 출력값이 전압이득이다.
RF(Ω)
10k
20k
30k
40k
50k
전압이득
1.938
3.844
5.906
7.438
9.25
회로를 Non-inverting amplifier로 바꾸고 외부저항 RR과 RF에 따라 이득이 변함을 보여라.
RF = 10k, 30k, 50kΩ에 대한 출력 그래프
RR = 5kΩ, VIN = 200mVPP고정인 상태에서 RF 값의 변화에 따른 출력 전압을 측정하여 이득값을 구했다. 출력 전압식
rm V_OUT = left [ 1 + R_F over R_R right ] times V_I
에서 이론치는
RF(Ω)
10k
20k
30k
40k
50k
VOUT(V)
0.6
1
1.4
1.8
2.2
오차
0%
-0.6%
3.143%
-4.17%
11.23%
이론치와 시뮬레이션과 이론치가 적은 오차로 거의 일치함을 알 수 있다. 식에서와 같이
rm 1 + R_F over R_R
배만큼 증폭이 됨을 알 수 있다.
실험치의 전압이득은 다음과 같다.
RF(Ω)
10k
20k
30k
40k
50k
전압이득
3
5.03
6.78
9.375
9.765
실험 3) 회로 7-3과 같이 구성하고 OP Amp의 Input Offset Voltage를 측정하라.
입력이 0일때의 출력 전압
시뮬레이션에서는 19mV가 측정되었다. 하지만 실험에서 얻은 측정치는 155mV였다. 이는 저항값이 작은 차이와 실험실 온도등의 차이점에서 나오는 것이라고 생각 할 수 있다. 이상적인 소자라면 0이 나와야 하지만 그렇지 않으므로 위와 같은 값이 나온 것이다. 실험 오차는 -715.79%로 아주 작은 값을 측정하는데 있어서 생긴 큰 오차이다.
OP Amp 회로가 안정할 수 있도록 output offset을 없애는 회로를 구헝하여 측정하여라.
Output Offset을 거의 0 가까이 떨어뜨림
시뮬레이션과 같은 회로를 구성하여 입력단에 아주 미세한 전압을 넣어 output offset을 0에 가깝게 가도록 유도하였다. 결과 R8 = 23.123kΩ, R6 = 23.101kΩ에서 약간의 변화에 +-가 바뀌었다. 그 측정값은 약 48mV였다. 시뮬레이션에서는 R8 = 21.101kΩ, R6 = 21.09521kΩ에서 그 출력값이 0에 근사한 값인 -3.6㎶가 나왔다. 저항을 조절하는데 있어 미세함에 한계가 있어 정확한 실험을 하기 힘들었으며 결국 위와 같은 아주 큰 오차를 가진 결과를 얻은 데에서 그치게 되었다.
실험 4) 회로 7-4와 같이 구성하고 Slew Rate을 측정하라. AC전원의 주파수는 10KHz이다.
rm Slew~Rate = DELTA~V over DELTA~t ~[V/ mus]
이므로 위의 그래프를 근거로 식에 값을 대입하면
rm DELTA ~V ~cong ~18.28 V
,
rm DELTA ~t ~ cong~ 24 mus
Slew Rate은 0.761666 [V/㎲]
시뮬레이션의 결과에서 보면
rm DELTA ~V ~cong ~20.004 V
,
rm DELTA ~t ~ cong~ 45 mus
이므로 0.4445333[V/㎲]이다. 그 오차는 -71.34071036%이다. Data Sheet의 Slew-Rate값은 0.5[V/㎲]로 시뮬레이션 값에 더 가깝다.
AC 전원의 주파수를 1KHz로 낮추고 OP Amp의 출력전압이 10VPP가 되도록 조정하여 OP Amp의 대역폭(Bandwidth)을 결정하라. 대역폭은 주파수의 증가에 따라 출력신호를 관측하여 slew-rate 찌그러짐이 발생하기 시작하는 주파수까지가 OP Amp의 혀용 대역폭이다.
입력값을 1.312VPP로 조정하여 증폭출력값을 9.938VPP로 맞추었다.
주파수를 증가시켜 Slew-Rate이 찌그러지기 시작하는 점을 찾았다.
찌그러짐이 시작된 Freq = 1.57KHz
찌그러진 전압이 7.07%가 되는 주파수
찌그러진 전압이 30Khz에서 발생되었다. Data Sheet상에서 10khz에서 찌그러짐이 시작되며 약 30Khz부근에서 7.07%가 되는 것을 알 수 있다. 이 소자의 허용 대역폭(Bandwidth)은 30Khz부근이다.
rm f_p = SR over {2pi V_r}
에서
rm {0.76 times 10^6} over {2 pi 9.875} = 12.249~KHz
, 오차 -144.9%
키워드
추천자료
CPU, 캐시메모리, RAM이 컴퓨터의 연산속도에 미치는 영향
C언어 , 스택을 이용한 중위->후위 연산 계산기
8Bit ALU 곱셈(Mul)연산순서 슬라이드쇼
제 9장 (예비) 연산 회로 설계 실험
'컴퓨터 보조학습이 학습장애아의 분수 사칙연산 능력과 자기주도적 학습태도에 미치는 효과'...
자바(java) 웹프로그래밍 사칙연산 자바스크립트
C# chapter02.ppt 데이터 와 연산자
진화 ,분자진화, 유전적 연산방식 (Genetic Algorithm), RNA 세계
[C/C++] Task09 (연산자오버로딩)
논리회로과제-아날로그 디지털 정리, 진수법과 연산법
Calc (calculator) android 사칙연산기 (156KB)
초등4) 수학 지도안-5.혼합계산-숫자와 사칙연산, 소괄호 이용하여 식 만들기(중안)
논리회로 : 4 - 3 수치적 연산 - 래치(latch)와 플립플롭(flip-flop) , 레지스터와 카운터
프로그래밍 기초 - 변환명세 및 연산 이해
소개글