연산 증폭기 (OP amp) 측정 실험 보고서

소개글

연산 증폭기 (OP amp) 측정 실험 보고서에 대한 보고서 자료입니다.

목차

1. IC 연산 증폭기

2. 부귀환제어

3. 실험결과
실험 1. 기본 연산 증폭기 회로의 주파수 응답
실험 2. 연산증폭기의 주파수 특성 측정
실험 3. 통과필터
1) 고역 통과 필터
2) 저역 통과필터

4. 실험에 대한 고찰

본문내용

ffset voltage : 입력 회로의 신호가 제로 임에도 불구하고 출력이 발생하는 경우, 이것을 조정하여 출력을 제로로 하기 위해 입력 단자에 가하는 전압.



연산 증폭기의 회로표기


2. 부귀환제어
이 회로는 일정한 이득을 제공하는 작동을 한다. 입력신호 V1은 R1을 통하여 (-) 입력 단자에 연결되어 있다. 출력은 저항 Rf를 통하여 (-) 입력단자에 귀환 연결되어 있고, (+) 입력 단자는 접지되어 있다. 입력신호 V1이 (-) 단자에 입력되므로 출력신호는 입력신호와 반대의 위상을 가진다.

연산 증폭기는 내부에 보상회로를 포함하므로 전압 이득은 주파수가 증가함에 따라 감소한다. 연산 증폭기의 규격표에는 이득과 주사표의 관계가 나와 있다. 직류 작동을 하는 저주파 영역에서는 이득이 제조회사가 제공하는 규격에 나와 있는 값을 가지며 매우 크다. 입력 신호의 주파수가 증가함에 따라 개루프 이득은 점점 감소하여 마침내 1에 다다른다. 이 점에서의 주파수를 단위 이득/대역폭 B1이라 한다. 이 값은 이득이 1이 되는 주파수를 나타내는 동시에 대역폭으로도 생각할 수 있다. 0Hz에서 단위 이득 주파수까지의 대역을 대역폭이라 한다. 그러므로 이득이 1로 감소하는 점을 단위 이득 주파수 또는 단위 이득 대역폭이라 할 수 있다. OP AMP의 비 반전 단자에 입력 전압을 가하여 그것과 동위 상인 출력 전압을 얻는 증폭기를 비반전 증폭기라 한다. 신호전압은 비반전 입력단자로 인가되고 입력소자 R1과 귀환소자 R2에 의해 출력전압의 일부가 반전입력 단자로 귀환된다. 출력전압 V0는
로 주어지고
전압 이득 Av는
이다.
3. 실험결과
실험 1. 기본 연산 증폭기 회로의 주파수 응답
입력전압(V)
입력주파수(Hz)
출력전압(V)
출력주파수(Hz)
전압이득
이론값
측정값
1
2.017
49.994
17.407
49.992
10
8.63
2
2.002
100.058
17.334
100.056
10
8.66
3
2.031
999.801
17.237
999.824
10
8.49
4
3.003
50.055
19.917
50.047
10
6.63
5
0.996
49.997
9.058
49.996
10
9.09
0.5V 50Hz
1.5V 50Hz
1V 50Hz
1V 100Hz
1V 1000Hz
실험 2. 연산증폭기의 주파수 특성 측정
실험 3. 통과필터
1) 고역 통과 필터
주파수(Hz)
입력전압(V)
출력전압(V)
전압이득
이론값
측정값
통과
5.008
1.022
0.334
0.327
0.327
통과안됨
5.008
1.022
0.334
0.327
0.327
5Hz
800Hz
주파수(Hz)
입력전압(V)
출력전압(V)
전압이득
이론값
측정값
통과
5.008
1.022
0.334
0.327
0.327
통과안됨
5.008
1.022
0.334
0.327
0.327
2) 저역 통과필터
20Hz
1kHz
4. 실험에 대한 고찰
이번 실험은 연산 증폭기(OP Amp)를 사용해 연산 증폭기의 역할을 알아보는 실험이었다. 여러 가지 회로 소자들과 같이 회로를 만들어 보았다.
첫 번째로 전압과 주파수를 입력하고 출력되는 전압과 주파수를 측정하고 전압이득을 구해보았다. 전압의 진폭만 증폭돼는 회로이기 때문에 주파수는 입력전압과 출력전압이 같았고, 전압은 증폭돼서 나왔다. 실험 도구의 정확성이 부족한 점과 우연오차 등이 있어서 오차가 나온 것 같다.
두 번째 실험은 Bode Analyzer로 연산 증폭기의 주파수에 따른 전압 이득과 위상차를 보는 실험이었다. 실험 결과는 굴곡이 많지만 대체로 주파수가 커질수록 전압 이득이 커졌으며 위상차는 없었다.
세 번째 실험은 연산 증폭기를 이용해 고역 저역 통과회로를 만들어 보는 실험이었다. 고역 통과회로는 주파수가 낮을 때는 전류가 통과하지 못해서 전압 이득이 낮지만 주파수가 높아지면 전류가 잘 통과해서 전압 이득이 높아진다. Oscilloscope를 보면 5Hz 일 때는 출력전압이 입력전압보다 작고 800Hz 일 때는 높은 것을 볼 수 있다. 저역 통과회로는 고역 통과회로와는 반대로 주파수가 낮을 때 전류가 잘 흘러서 전압 이득이 커지게 된다. Oscilloscope를 보면 20Hz 일 때는 출력전압이 입력전압보다 높고 1000Hz 일때는 낮은 것을 볼 수 있다.
참고문헌
기초전자회로, 정용성 저, 도서출판정일, 2005
전자회로의 기초, 강중순 김상진 안기형 이재곤 공저, 북스힐, 2002
전자회로, 정민수 외 6명 공저, 복두출판사, 2006

키워드

연산 증폭기,   OP amp,   IC 연산 증폭기,   부귀환제어,   통과필터,   연산증폭기의 주파수 특성 측정,   고역 통과 필터,   저역 통과필터