본문내용
는 트랜지스터와 FET를 사용하여 이상적 증폭기를 실현시킬 목적으로 만든 리니어 IC(linear intergreated circuit)이다. 차동증폭기는 연산 증폭기에 속한다. 차동증폭기(differential amplifier)는 2개로 된 반전 및 비반전 입력 단자로 들어간 입력 신호의 차(difference)가 출력으로 나오는 동작을 하는 증폭기이다.
(a)(b)
[그림 1] 차동 증폭기
차동증폭기의 동작: 입력 신호가 비반전(+) 단자로 들어가면 동상(inphase) 증폭, 반전(-) 단자로 들어가면 역상 증폭이 된다. 반전 입력(의 베이스)으로 들어간 신호는 의 컬렉터에 반전신호로 나타나고, 로 입력된 신호는 의 이미터에 결합되어 증폭되고, 의 컬렉터에 비반전으로 출력된다. 저항 는 증폭기 이득을 결정하는 주된 회로 상수가 되고, 저항 는 2개의 입력에서 가해지는 신호의 결합에만 쓰인다. 차동증폭이득(differential gain) : 증폭기의 이득
동상 이득(common-mode gain) : 2개의 입력에 걸리는 불필요한 잡음 신호의 제거 성능을 규명하는 데 쓰이는 동작량이다.
동상 신호 제거비(common mode rejection ratio)
차동 이득과 동상 이득의 비를 가지고 잡음 성분, 즉 도앙분 신호가 제거되는 정도
데시벨로 나타내면
동상 신호 제거비가 클수록 우수한 차동 특성을 나타낸다.
1) 1단자 접속 동작(single-ended operation)
입력 신호는 이벽 단자에 비반전으로 접속할 수도 있고, 반전으로 접속할 수도 있는데, 어느 경우이든지 이상적인 경우 증폭기 이득은 로써 같다. 아래와 같은 동작을 말한다.
(a) 비반전 접속(b) 반전 접속
[그림 2] 차동 증폭기의 1단자 접속 동작
2) 차동 동작(differential operation)
반전 및 비반전 입력 단자 양단에 입력 신호가 접속되어 출력에 크기의 증폭 신호가 나오는 동작을 말한다. 만일 별개의 두 입력 신호가 가해지면 는 두 신호의 차가 된다.
(a) 차동 동작(b) 동상 동작
[그림 3] 차동 및 동상 동작
3) 동상 동작
하나의 입력 신호가 두 입력 단자에 공통으로 접속되엇을 때 출력은 이다. 이상적으로 동상이득은 0이지만, 실질적으로는 매우 작은 값이 존재한다.
4) 입력 저항
차동 증폭기의 두 입력 단자에서 증폭기쪽으로 본 저항을 말하며, 앞단 구동 회로의 부하 효과(loading effect)를 막기 위하여 매우 커야 한다. 그림 1의 (b)에서는 로 일반적으로 수 []을 가진다.
그림 4와 같은 회로를 사용하면 입력 저항을 더 높게 할 수가 있으며, (a)에서는 이고, (b)에서는 이다.
(a) (b)
[그림 4] 고입력 저항 회로
5) 출력 저항
이상적인 차동 증폭기에서 출력 저항은 0으로 되는 것이 바람직하다. 그림 1의 (b)와 그림 4의 회로에서 이 출력 저항을 상당히 낮추려면 그림 5와 같은 이미터 follower 회로를 채택해야 한다.
출력 저항 는
[그림 5] 낮은 출력 저항을 가지는 차동 증폭기
6) 동상 신호 성분의 제거
CMRR을 개선하려면 를 크게하고, 를 작게 하면 좋다. 는 의 실효 저항을 증가시킴으로써 줄일 수 있다. 정전류원은 가 큰 값이 되도록 하면서 의 직류 바이어스 값을 설정하여 준다.
제너 다이오드 전압, 에 따른 정전류 와 트랜지스터 출력 저항 에 따라 정해지는 유효 저항 ()가 있는 정전류원 회로를 나타낸다. [그림 6(b)]
(a)(b)
[그림 6] CMRR를 크게 하기 위한 정전류원 회로
Pspice 27-1
- V(OUT1)과 V(OUT2)
Pspice 27-2
-V(OUT1)과 V(OUT2)
(a)(b)
[그림 1] 차동 증폭기
차동증폭기의 동작: 입력 신호가 비반전(+) 단자로 들어가면 동상(inphase) 증폭, 반전(-) 단자로 들어가면 역상 증폭이 된다. 반전 입력(의 베이스)으로 들어간 신호는 의 컬렉터에 반전신호로 나타나고, 로 입력된 신호는 의 이미터에 결합되어 증폭되고, 의 컬렉터에 비반전으로 출력된다. 저항 는 증폭기 이득을 결정하는 주된 회로 상수가 되고, 저항 는 2개의 입력에서 가해지는 신호의 결합에만 쓰인다. 차동증폭이득(differential gain) : 증폭기의 이득
동상 이득(common-mode gain) : 2개의 입력에 걸리는 불필요한 잡음 신호의 제거 성능을 규명하는 데 쓰이는 동작량이다.
동상 신호 제거비(common mode rejection ratio)
차동 이득과 동상 이득의 비를 가지고 잡음 성분, 즉 도앙분 신호가 제거되는 정도
데시벨로 나타내면
동상 신호 제거비가 클수록 우수한 차동 특성을 나타낸다.
1) 1단자 접속 동작(single-ended operation)
입력 신호는 이벽 단자에 비반전으로 접속할 수도 있고, 반전으로 접속할 수도 있는데, 어느 경우이든지 이상적인 경우 증폭기 이득은 로써 같다. 아래와 같은 동작을 말한다.
(a) 비반전 접속(b) 반전 접속
[그림 2] 차동 증폭기의 1단자 접속 동작
2) 차동 동작(differential operation)
반전 및 비반전 입력 단자 양단에 입력 신호가 접속되어 출력에 크기의 증폭 신호가 나오는 동작을 말한다. 만일 별개의 두 입력 신호가 가해지면 는 두 신호의 차가 된다.
(a) 차동 동작(b) 동상 동작
[그림 3] 차동 및 동상 동작
3) 동상 동작
하나의 입력 신호가 두 입력 단자에 공통으로 접속되엇을 때 출력은 이다. 이상적으로 동상이득은 0이지만, 실질적으로는 매우 작은 값이 존재한다.
4) 입력 저항
차동 증폭기의 두 입력 단자에서 증폭기쪽으로 본 저항을 말하며, 앞단 구동 회로의 부하 효과(loading effect)를 막기 위하여 매우 커야 한다. 그림 1의 (b)에서는 로 일반적으로 수 []을 가진다.
그림 4와 같은 회로를 사용하면 입력 저항을 더 높게 할 수가 있으며, (a)에서는 이고, (b)에서는 이다.
(a) (b)
[그림 4] 고입력 저항 회로
5) 출력 저항
이상적인 차동 증폭기에서 출력 저항은 0으로 되는 것이 바람직하다. 그림 1의 (b)와 그림 4의 회로에서 이 출력 저항을 상당히 낮추려면 그림 5와 같은 이미터 follower 회로를 채택해야 한다.
출력 저항 는
[그림 5] 낮은 출력 저항을 가지는 차동 증폭기
6) 동상 신호 성분의 제거
CMRR을 개선하려면 를 크게하고, 를 작게 하면 좋다. 는 의 실효 저항을 증가시킴으로써 줄일 수 있다. 정전류원은 가 큰 값이 되도록 하면서 의 직류 바이어스 값을 설정하여 준다.
제너 다이오드 전압, 에 따른 정전류 와 트랜지스터 출력 저항 에 따라 정해지는 유효 저항 ()가 있는 정전류원 회로를 나타낸다. [그림 6(b)]
(a)(b)
[그림 6] CMRR를 크게 하기 위한 정전류원 회로
Pspice 27-1
- V(OUT1)과 V(OUT2)
Pspice 27-2
-V(OUT1)과 V(OUT2)
추천자료
반전증폭회로 특성(예비)
[전자회로] 직류 증폭 회로 (트랜지스터 차동 증폭)
전압전류회로 예비보고서
OP - AMP 실험(예비보고서,실험보고서)
Op amp 동적 특성 (예비보고서)
기초회로실험 예비레포트 - OP-AMP 증폭 실험
[기계공학실험] 가산, 감산 증폭기
기초회로실험 예비 리포트 op-amp 증폭실험
FET특성 및 증폭기
(결과) 15.소신호 공통소스 FET 증폭기 실험
전자공학실험2 4장 2009037406 최광호
(예비) 실험1. Pspice를 이용한 Simulation 구현해보기.
OP-AMP를 이용한 복합 증폭 예비보고서
OP-AMP 사용법 예비
소개글