MOSFET 이론
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
해당 자료는 10페이지 까지만 미리보기를 제공합니다.
10페이지 이후부터 다운로드 후 확인할 수 있습니다.

목차

1 MOSFET 동작원리

2 문턱전압

3 MOS 케패시터

4 MOS 전계효과 트렌지스터

본문내용

금속-절연체-반도체 FET
소 개
디지털 소자에 널리 사용
채널 전류는 채널로부터 절연체에 의해 분리된 게이트 전극에 인가된 전압으로 제어
반도체로는 Si를, 절연체에는 SiO2 를, 게이트는 Al 이 일반적으로 이용
기본동작(p형 Si기판 위에 n형 채널 형성)
n+형 소스와 드레인 영역은 p형 기판에 확산 또는 이온 주입으로 형성
얇은 산화물층(SiO2)은 Si 표면으로부터 Al 금속 게이트를 분리
기판에 대한 양의 전압을 게이트에 인가 : 양의 전하가 게이트 금속에 부착
기본동작
게이트 밑 쪽의 Si에 공핍영역과 이동성 전자를 함유하는 얇은 표면층의 형성으로 인해 음의 전하가 유기
이 전자는 FET의 채널을 형성하여 Drain에서 Source로 전류를 흐르게 만든다.
문턱전압(Threshold voltage) : VT
MOS트랜지스터에서 중요한 파라미터 채널을 생성시키는 데 필요한 최소 게이트 전압
n형 채널소자의 양의 게이트전압은 어떤 VT 값보다는 커야 된다
공핍형(depletion-mode) 트랜지스터 0의 게이트전압에서 이미 채널이 존재
이 소자를 차단상태로 하기 위해서는 음의 게이트전압이 필요
정상전도상태(normally on)
증식형(enhancement mode) 트랜지스터
0의 게이트전압 때 정상차단상태(normally off)
전도성 채널을 생성하는데 충분하게 큰 게이트 전압을 인가
이상적 MOS 커패시터
일함수 : Fermi 준위로부터 금속 밖으로 한 전자를 이동하는 데 필요한 에너지
qФm : MOS에서 금속-산화물 계면에 대해 변형된 일함수(modified work function)을 사용(금속의 Fermi 준위에서 산화물의 전도대역까지 측정된 것)
qФs : 반도체-산화물 계면에서의 변형된 일함수
qФF : 반도체에 대해 진성 Fermi 준위 Ei보다 아래쪽으로의 Fermi 준위를 측정한 것(이것은 얼마나 강하게 이 반도체가 p형으로 되어 있는지를 나타냄)

키워드

MOS,   MOSFET,   반도체,   실리콘,   케패시터
  • 가격3,000
  • 페이지수40페이지
  • 등록일2009.04.10
  • 저작시기2009.3
  • 파일형식파워포인트(ppt)
  • 자료번호#529426
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니