Quartus 디지털 시계 verilog HDL 알람기능

소개글

Quartus 디지털 시계 verilog HDL 알람기능에 대한 보고서 자료입니다.

목차

없음

본문내용

- 알람 기능을 가진 디지털시계 설계
- SW0 : 시계를 Set하는 신호 -> 0 : 모든 기능 정지, 1 : 동작
SW1 : view mode select signal -> 0 : Am, Pm 1시~12시, 1 : 0시~23시
SW2 : 알람 기능 on/off signal
(알람은 LED를 통해 표현한다.)
- [key 0] : mode select -> operation, time setting, alarm setting
[key 1] : time setting과 alarm setting에 대한 초 설정 (누를 때 마다 초 +1)
[key 2] : time setting과 alarm setting에 대한 분 설정 (누를 때 마다 분 +1)
[key 3] : time setting과 alarm setting에 대한 시 설정 (누를 때 마다 시 +1)
- Am, Pm과 시간은 Seven Segment로, 알람 동작은 LED로 출력한다.


해당자료는 한글2002나 워디안 자료로 한글97에서는 확인하실 수 없으십니다.

키워드

Quartus,   디지털시계,   verilog,   HDL,   알람