제어공학 설계사양에 따른 RLC회로 설계

소개글

제어공학 설계사양에 따른 RLC회로 설계에 대한 보고서 자료입니다.

목차

1. 설계목적
2. 설계사양
3. 설계과정 및 모델링 결과
4. 시뮬레이션 결과
5. 결과 고찰 및 분석
6. 참고

본문내용

과를 살펴보면 Underdamped이며 Tp = 1.11s, Ts = 3.67s , %OS = 32.93%라는 것을 알 수 있다.
5. 결과 고찰 및 분석
기본적인 RLC회로의 설계 사양을 정하고, 설계한 후, 이론적으로 배웠던 Time Response를 시뮬레이션을 통하여 직접 결과를 확인해 보았다. 이론적으로 배웠던 것들이 생각보다 더 잘 들어맞아서 신기했다. 다만 Setting Time은 강의교재에는 (4/실수부)라는 공식을 통하여 구했었는데, 시뮬레이션 결과와 비교해보면 오차가 좀 있는것을 관찰할 수 있듯이 교수님이 강의시간에 말씀하신바와 같이 교재마다 Setting Time공식은 좀 차이가 있을 수 밖에 없을 것 같다. 그 외의 값들은 시뮬레이션 결과가 오차가 거의 없이 내가 설계하려고 했던 값들과 거의 흡사하게 나와서 흥미로웠다. 회로에서 가장 기본적인 RLC회로의 설계를 통하여, 나중에 더 복잡한 회로를 설계할 때, 지금과 같은 설계 과정과 시뮬레이션을 통하여 오차를 거의 없는 정확한 설계를 할 수 있을 것이다. 제어 공학의 이론을 실제로 확인해 볼 수 있는 좋은 기회였다.
6. 참고
<제어공학 강의자료 4장. Time Response>

키워드

설계,   제어공학,   RLC,   회로,   matlab,   사양