디지털 회로 2-bit by 2-bit multiplier 2비트 by 2비트 곱셈기

소개글

디지털 회로 2-bit by 2-bit multiplier 2비트 by 2비트 곱셈기에 대한 보고서 자료입니다.

목차

2-bit by 2-bit multiplier
1. Truth Table (2-bit by 2-bit signed number multiplier)
2.K-map(부호, outputs)
3. seven-segment truth table
4.k-map(seven-segment )

* 출력회로도

* waveform

*검토.

본문내용

0
1
1
0
0
0
0
그림1에서 보듯이 출력은 부호 와 함께 a,b,c,d,e,f,g,만을 사용하여 a에대한 k-map 을 구하여 sop를 구하고 회로를 구현하려하였지만 그런 방법으로는 출력을 뽑아내지 못한다는 것을 알았고 output에 합을 이진수로 나타내는 y2,y1,y0를 추가하여 output으로 k-map을 만들었다. 이러한 과정을 거쳐 제대로된 truth table을 작성할수있었다.
2. k-map 작성과 SOP 구하기.
truth table 작성한후 k-map을 작성하는데 이과정은 수업시간이후 많은 반복으로 능숙하게 작성, 결과를 찾을 수 있었다. 여기에서 중요한점은 bread board를 구성할 때 스위치를 사용하면 입력값 즉 input을 0과1로 truth table과 같은 값을 입력할수 있지만 실험실에있는 bread board에 있는 input을 이용할때에는 0과1이 바뀌어서 입력되므로 k-map을 작성할 때 1과0을 바꿔주는 형식으로 회로를 구성하는 방법을 사용하여 회로를 구성하였다. 그것이바로 캐소드타입과 애노드 타입이다. [레포트의 k-map은 바꾸지않은 것이다.]
※ k-map으로 구한 sop의 오류를 찾기위하여 프로그램으로 확인하였다.
3. MAX-PLUS2를 이용하여 회로 구성 및 시뮬레이션값 확인.
MAX-PLUS2 를 이용한 회로구성은 인터넷과 책을 이용하여 설치부터 구성까지 손쉽게 할수 있었다. 회로구성은 SOP를 이용하면 되는데 여기서 중요한점은 실험실에서 주어지는 gate(AND, OR)는 2-input 에 1-output으로 되어있는 7408, 7432 소자들이었다. 그래서 회로를 그릴때에도 2-input, 1-output으로 맞추어서 회로를 구성하여야 하였다. 프로그램을 이용하여 그리 힘들지 않았으며 몇 번의 시도 끝에 정확한 회로를 찾을수 있었다. 처음에는 회로를 구성하는것을 목표로 하여 gate의 숫자에는 신경을 쓰지 않았지만 bread board를 구성할 때 복잡하게 되는 것을 알고서야 gate의 숫자를 줄이기 위해 다시금 회로를 짜기 시작하였으며 몇 개의 gate숫자를 줄이는데 성공할수 있었다. 그 결과는 아래의 그림에 있다.
옆의 그림에서 보듯이 waveform을 실행하였을때 입력값에 따른 출력값이 truth table과 일치하는것을 알수있다.
4. bread board 에 회로 구성하기.
이 과정은 정말 수십번만에 성공한 정말 힘든 과정이었다. 시간도 많이 걸릴뿐더러 스트레스까지 받는 아주 정밀한 작업이었다. 중요한점은 회로를 구성할 때 자신이 입력과 출력을 기억하고 있어야하며 한 개라도 잘못 연결을 해주면 찾기가 잘못 연결된부분을 찾기가 힘들어 지므로 다시 처음부터 연결해야한다. 또 세그먼트와 소자를 받아 데이터 시트를 인터넷에서 찾아 써야 했으며 bread board에 너무 큰 전압을 인가해주면 소자가 타거나 제대로 작동을 하지않으므로 작은 전압2v~3v 정도만 입력해주면 되고, 저항을 연결하여 걸리는 전압을 줄여주는 방법을 사용해도 되었다. 전선의 피복끝은 너무 많이 벗겨내어 다른 선과 혼선되지 않아야 하며, 깔끔하고 보기 좋게 하고싶었으나 생각되로 되지않았을뿐더러 일단 결과를 도출하는데에 급급한나머지 신경을 거기까지는 신경을 쓰지 못하였다.
회로를 구성하기전 빠져서는 안되는 작업이 각각의 소자들이 제대로 작동하는지를 먼저 체크해주는 것인데 이 작업으로 회로 구성시간을 줄일수 있다.
이 구성에서 가장 큰 실수를 했던 부분은 seven-segment 의 데이터시트를 모른채 수업시간에 배운대로 a,b,c,d,e,f,g,를 꽂아 하려고하니 다리수가 차이가나 거기서 많이 헷갈렸다. 도움을 받아 데이터시트를 찾고 회로를 구성할수 있었다. 마지막으로 회로를 구성하기위해 사용된 소자들은 다음과같다.
○ OR : 3개 ○ AND : 3개 ○ NAND : 4개 ○ XOR : 2개 ○ Inverter :2개
◆ seven-segment의 작동(데이터시트)
세그먼트의 발광 다이오드는 기본적 접속 방식에따라 ２ 종류로 분류됩니다．
① 캐소드 커먼 ( 캐소드 타입, - )
하기 회로도와 같은 접속으로 발광 다이오드의 캐소드 측이 공통이 되어 있는 것을 말합니다．
② 에노드 커먼 (애노드 타입, + )
회로 구성은 동일하나 에노드측이 공통이 되어있는 것을 말합니다
FND : Flexible Numeric Display
숫자를 표시하기 위해 발광 다이오드 소자를 여러개 실장 한 것으로７개의 소자로 숫자를 표시할 수 있게 되어있기 때문에 ７ 세그먼트 표시기라고도 불리고 있다. 실제의 표시기는 사진과 같은 예가 있고 크기와 색상에 따라 여러 가지가 있다. 실제의 세그먼트에는 소수점이 추가되어８ 세그먼트로 되어 있으며 문자 표시를 위한 표시기도 판매되고 있습니다
위에서 설명한 것처럼 우리는 먼저 세그먼트를 이해하고 그것을 이용하여 곰셈기를 설계하였다. 설계과정에서 우리가 사용한 7-segment는 input이 1일 때 작동하는 것이 아니라 0일 때 작동하는 7-segment이다.
Disign the circuit
Design a multiplier that multiplies two 2\'s complement signed 2-bit numbers. Binary inputs would be given either by dip switches or by any other input switches. The output should be displayed using two LED seven-segment display units: one for sign and the other for decimal magnitude. Positive sign is not required. Design and simulate the circuit using Verilog HDL before starting the hardwired circuit implementaiton. The BCD to seven-segment display decoder is not allowed to use for this project.
* 2-bit 곱셈기 회로 동작모습

키워드

multiplier,   곱셈기,   디지털회로,   k map,   truth table,   seven-segment,   waveform,   MAX-PLUS2