|
1. 제목: 고속 동작 곱셈기 설계
2. 목적
고속 동작 곱셈기의 설계를 통해 곱셈 과정에 있어서 shift and add를 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 sequential circuit의 설계 흐름을 숙지한다. 또한 VHDL을 이용한 곱셈기 설계를
|
|
|
downto 0);
end if;
end if;
end process;
end Behavioral;
(2)Booth 곱셈기
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_signed.ALL;
entity booth_multiplier is
--승수, 피승수 및 출력의 길이 저장
generic (m_plicand_width : integer :=8;
m_plier_width : integer :=8;
output_width : integer
|
|
|
2bit * 2bit 곱셈기 설계과정 및 결과
ppt형식으로 제작
페이지수 15페이지
orcad를 이용한 회로설계 및 결과도출 1.전반적인 회로구상
2.truth table
3.k-map을 이용한 축소
4.orcad를 이용한 회로설계
5.결과그래프 및 수치
|
|
|
2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설계
2. 목적
3. 목표 및 기준 설정
4. 합성 및 분석
5. 시험 및 평가
6. 논의 사항
7. 참고문헌
|
|
|
display decoder is not allowed to use for this project.
* 2-bit 곱셈기 회로 동작모습 2-bit by 2-bit multiplier
1. Truth Table (2-bit by 2-bit signed number multiplier)
2.K-map(부호, outputs)
3. seven-segment truth table
4.k-map(seven-segment )
* 출력회로도
* waveform
*검토.
|
|
메뉴펼치기
