|
디지털회로인데 A만을 입력으로 사용하였다. 1. 실험목적
● Digital Gate의 IC를 구현하는 방법을 익힌다.
● Flip-flip을 구성하고 동작 원리를 이해한다.’
2. 실험결과
1) 실험 1 : Digital Gate (OR, AND, NOT, EX-OR Gate)
2) 실험 2 : D Flip-flo
|
- 페이지 6페이지
- 가격 1,200원
- 등록일 2013.07.23
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Circuits,\" vol. 32, no. 5, pp. 730-735, 1997.
[4] Philipus Oh, Win Chaivipas, Akira Matsuzawn, “A study on Full Digital Clock Data Recovery”
[5] YIREN, “Design of a clock and data recovery circuit in 65 NM technology”
[6] Sagar Waghela, San Jose State University, “PLL based CDR using Calibrated Del
|
- 페이지 35페이지
- 가격 4,000원
- 등록일 2019.01.25
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Digital Circuit 2 – Adder & Comparator
1.실험목적
2.실험결과
1)실험 1 : 7483, 7485, 7447를 이용한 단일 FND 출력
3.고 찰
Digital Circuit 3 – Adder & Comparator
4.실험목적
5.실험결과
1)실험 2 : 0~14까지의 숫자를 FND에 10의자리와 1의자리 출
|
- 페이지 6페이지
- 가격 1,200원
- 등록일 2013.07.23
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
, K가 1이면 reset이므로 J의 input은 “don\'t care”로 처리한다. 이 1에서 변하지 않을 때는 J의 input은 “don\'t care”, K는 1이다.
Step 4:Karnaugh Maps
이제 Next-State Table과 Flip-Flop Transition Table을 이용해 Karnaugh Maps을 그릴 수 있다. Karnaugh Maps을 그릴 때, 빨
|
- 페이지 8페이지
- 가격 3,000원
- 등록일 2015.06.28
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
.1 IC Logic Family Operation and Characteristics
Digital logic circuits can be classified as belonging to one of two categories, either combinational (also called
combinatorial) or sequential logic circuits. The output logic level of a combinatorial circuit depends only on
the current logic levels p
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2014.04.06
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|