|
display decoder is not allowed to use for this project.
* 2-bit 곱셈기 회로 동작모습 2-bit by 2-bit multiplier
1. Truth Table (2-bit by 2-bit signed number multiplier)
2.K-map(부호, outputs)
3. seven-segment truth table
4.k-map(seven-segment )
* 출력회로도
* waveform
*검토.
|
- 페이지 10페이지
- 가격 1,500원
- 등록일 2010.01.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
2진수로 완성하라.
@100㎱ @300㎱ @500㎱ @700㎱ @900㎱
0000 0101 1010 1111 0100
+1001 +0000 +0111 +1110 +0101
7. 자신이 계산한 결과와 시뮬레이션한 파형이 일치하는지를 확인한다.
8. 파일을 저장하고, 그래픽 편집기와 파형 편집기를 종료시킨다.
그림 8 회로
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2010.05.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
step (2). 회로 식 유도
(4) Draw a circuit of AND and OR gates, trying to minimize the number of gates required by using common gates where appropriate. Factoring or multiplying out is required in some cases. 회로도 구현
(5) Convert to NAND or NOR gates as specified. nand ,nor 로 구현한 회로도
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2010.01.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털 회로 설계 황선영 교수님 강의 자료
McGraw-Hill, Fundamentals of Digital logice with VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2013.08.08
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로
(b) 타이밍도
[그림 2] 2비트 동기 2진 카운터
[그림 3] 2비트 동기 2진 카운터의 상태 변이도
카운터의 종류,
비동기 카운터, 동기 카운터, 병렬 입력 2진 카운터, 링 카운터, 존슨 카운터
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 455-
|
- 페이지 10페이지
- 가격 1,500원
- 등록일 2004.09.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|