|
2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설계
2. 목적
3. 목표 및 기준 설정
4. 합성 및 분석
5. 시험 및 평가
6. 논의 사항
7. 참고문헌
|
|
|
1. 제목: 고속 동작 곱셈기 설계
2. 목적
고속 동작 곱셈기의 설계를 통해 곱셈 과정에 있어서 shift and add를 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 sequential circuit의 설계 흐름을 숙지한다. 또한 VHDL을 이용한 곱셈기 설계를
|
|
|
곱셈기 사이에서 Critical Path 가 나왔다.
이는 Buffer,복소수 곱셈기 이외에서는 register를 사용하지 않았(Pipelined 방식)기 때문이다.
좋은 곱셈 알고리즘 사용과 모듈 사이사이에 register를 삽입 한다면 더 빠른 타이밍이 나올 것이다.
<Area>
<
|
|
|
6. 논의 사항
1) Booth 알고리듬과 일반 shift and add 알고리듬의 차이점을 논하시오.
일반 shift and add algorithm은 곱셈을 수행하는데 있어서 시프트-더하기 곱셈 알고리즘이 항상 제대로 동작하지 않는다. 특히 하나 또는 두 개의 오퍼랜드가 음수
|
|
|
부산대 전기과 3학년 2학기 컴퓨터 구조 컴구 term 부스 알고리즘에 대한 자료 입니다.
|
|
메뉴펼치기
