|
CD 가감산기의 결과
1) symbol_1
adder
adder symbol
2) symbol_2
full adder
full adder symbol
3) symbol_3
input_1
input_1 symbol
4) symbol_4
fulladder_2
fulladder_2 symbol
5) symbol_5
input_2
input_2 symbol
4) 최종 회로도
회
로
도
functional
[덧셈기]
functional
[뺄셈기]
★ 고찰
- BCD 가감산
|
|
|
반가산기와 1 개의 OR 게이트로 구성할 수 있다. 그림 2의 반
가산기 기능블럭도를 사용하여 설계한 전가산기의 논리회로도는 그림 6과 같다.
예비보고서를 작성할 때, Max+Plus II를 사용하여 그림 6의 회로를 설계하고, 이 회로
에 대한 시뮬레이
|
|
|
디지털회로 및 시스템실험
출판사 : 청문각
저자 : 대한전자공학회
초판발행 : 2002년 7월 20일 발행 1. Title
2. Name
3. Abstract
4. Background
(1) 반가산기(half adder)
(2) 전가산기(full adder)
5. Simulation
실험1 - Half Adder
실험2 - Full Adder
|
|
|
ation
반가산기
회로도
Simulation 결과
전가산기
회로도
Simulation 결과
Referance
디지털공학실험(김상욱외 7명) 복두출판사
디지털공학(장은영외 1명) 신화전산기획 1. 실험관련내용(이론)
2. 실험계획 및 주의사항
3. Pspice Simulation
4. Referance
|
|
|
디지털 입력소자
◆반가산기
< 논리회로 > < 시뮬레이션 >
◆전가산기
< 논리회로 > < 시뮬레이션 >
◆AND, NOT, OR, XOR, XNOR
< AND 논리회로 및 진리표 > < NOT 논리회로 및 진리표 >
< OR 논리회로 및 진리표 >
< NOT AND OR
|
|
메뉴펼치기
