|
프로젝트를 생성한다.
3. Schematic으로 설정하여 전가산기의 회로도를 그린다.
4. END TIME과 GRID TIME을 설정한다.
5. A, B, Z에 원하는 값을 넣는다.
6. 입력 A, B, Z와 출력 S, c에 핀 설정을 해준다.
A는 pin90, B는 pin92, Z는pin89를 설정해주었고, bus1, bus2, bus
|
|
|
의 : C0
그림 8-3. 전가산기의 C0
표 8-3.E
X
Y
Ci
C0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
3. 반가산기에 의해 구성된 전가산기
X + Y + Ci
그림 8-4. 반가산기에 의해 구성된 전가산기
표 8-4.E
X
Y
Ci
C0
S
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
4. 2비트 병렬 2진
|
|
|
(2) 실험 준비물
-SN7400 ( Quad 2-input NAND gate)
-SN7404 ( Hex inverter)
-SN7408 ( Quad 2-input AND gate)
-SN7432 ( Quad 2-input OR gate)
-SN7486 ( Quad 2-input XOR gate)
Power supply, Oscilloscope
(4) 전가산기와 반가산기
1. 그림과 같이 반가산기란 2개의 입력과 2개의 출력을 가지고
|
|
|
전가산기의 회로를 구성 한다.
② 구성된 회로도를 Quartus 를 사용하여 시뮬레이션 한다.
③ 전가산기의 Simulation 작동 결과를 확인한다.
④ Simulation 값과 이론 값을 비교해 본다.
⑤ 7483을 이용해 BCD가산기 회로를 구성한다.
⑥ 구성된 회로도를
|
|
|
전가산기 회로를 구성하는 경우 IC소자로 반가산기를 두 개 만드는 것이 아니라 한 IC소자에 두 번 연결하여 구성하였다. 이것은 IC소자의 특성상 4개 까지 연결 할 수 있기 때문이다. 이렇게 함으로써 회로가 복잡해 지고 선이 꼬이기도 했지만
|
|
 |
..)
2)전가산기 설계 및 관련 문제 풀이
3)ARM에서 캐쉬메모리의 존재 유무에 따른 FOR문 속도비교(스텝별)
토론면접
-개인의료정보의 보험사에 대한 제공 여부
(찬성:보험사기예방, 반대:개인인권침해)
d인성: 면접은 대체로 평이, 압박 없음.
|
|
메뉴펼치기
