Schematic과 VHDL 두 가지 방법을 이용해서 전가산기를 설계

소개글

Schematic과 VHDL 두 가지 방법을 이용해서 전가산기를 설계에 대한 보고서 자료입니다.

목차

·실험주제

·실험과정

·실험결과

·실험에 관한 고찰

본문내용

젝트를 생성한다.
3. Schematic으로 설정하여 전가산기의 회로도를 그린다.
4. END TIME과 GRID TIME을 설정한다.
5. A, B, Z에 원하는 값을 넣는다.
6. 입력 A, B, Z와 출력 S, c에 핀 설정을 해준다.
A는 pin90, B는 pin92, Z는pin89를 설정해주었고, bus1, bus2, bus3을 의미한다.
S는 pin191로 LED1을 의미하고, c는 pin190으로 LED2를 의미한다.
7. 타겟보드로 다운로딩한다.
·실험결과
<전가산기 진리표>
①입력 A(bus1)=0, B(bus2)=0, C(bus3)=0일 때 S(LED1)=0, c(LED2)=0
②입력 A(bus1)=0, B(bus2)=0, C(bus3)=1일 때 S(LED1)=1, c(LED2)=0
③입력 A(bus1)=0, B(bus2)=1, C(bus3)=0일 때 S(LED1)=1, c(LED2)=0
④입력 A(bus1)=0, B(bus2)=1, C(bus3)=1일 때 S(LED1)=0, c(LED2)=1
⑤입력 A(bus1)=1, B(bus2)=0, C(bus3)=0일 때 S(LED1)=1, c(LED2)=0
⑥입력 A(bus1)=1, B(bus2)=0, C(bus3)=1일 때 S(LED1)=0, c(LED2)=1
⑦입력 A(bus1)=1, B(bus2)=1, C(bus3)=0일 때 S(LED1)=0, c(LED2)=1
⑧입력 A(bus1)=1, B(bus2)=1, C(bus3)=1일 때 S(LED1)=1, c(LED2)=1
입력과 출력이 진리표와 맞는지 확인한 후 이번에는 VHDL을 이용하여 소스를 코딩한다.
역시 컴파일과 타겟보드로 다운로드 후 관찰한다.
·실험에 관한 고찰
이번시간에는 전가산기에 대해서 실습을 하였다. 저번에는 소스코딩만 하여 실험하였는데 이 번실험 시간에는 회로도와 소스 두 가지로 실험을 해보았다. 수업시간에 반가산기를 이미 설 계해 보아서 많이 전가산기를 설계하는 것이 많이 어렵지는 않았다. 다만 1학년때 Schematic프로그램을 사용할 때는 회로도 그리는 것이 쉬웠는데 VHDL프로그램을 이용해서 회로를 그리는게 잘 되지 않아서 불편했다. 실습 시간에 주어졌던 반가산기 소스를 가지고 전가산기 소스를 구성해 보았고, 점점 VHDL에 익숙해지는것 같다.
그리고 키트에서 버튼이 고장나 시간이 오래 걸렸다. 그래서 pin설정을 다시 바꾸어 bus sw 를 이용하였다.

키워드

schematic,   quartus,   vhdl,   전가산기,   fulladder,   hdl