|
전가산기와 그의 보수를 이용한 4비트 2진 전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임
|
|
|
다는 단점을 갖는다. 따라서 아주 고속의 연산속도가 필요한 회로에서는 Look-ahead Carry 가산기와 같은 회로가 사용된다.
<그림 1-3 4비트 이진병렬가산기>
반가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기, 전감산기
|
|
|
. 최하위 bit 이기 때문에 올라오는 carry 값이 없기 때문.
4 실험 2의 다른 회로의 전가산기를 구성하라.
- 전가산기의 부울대수식은 다음과 같다.
S = A B C, C = AB + BC + AC 1.목적
2.원리
3.실험방법
4.문제풀이
5.실험결과
6.고찰
|
|
|
전감산기를 설계하라.
4 아래 그림과 같이 동작하는 demultiplexer를 설계하라.
5. 실험 결과
1 실험 1의 결과를 기입하라.
입 력
출 력
S
A
B
D0
D1
D2
D3
Y
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
0
1
0
1
1
0
0
0
1
1
1
0
0
1
0
0
0
0
1
0
1
0
1
0
0
0
1
1
0
0
0
1
0
0
1
1
1
0
0
0
1
0
|
|
|
전가산기와 전감산기를 만드는 방법도 알았고 그러한 가산기와 감산기를 통해 여러 이진수의 합과 차를 구할 수 있었다. 또 처음 입력캐리를 주는 방식으로 가산기와 감산기를 판별하여 가,감산기를 함께 구현하는 4비트 가산기-감산기를 통
|
|
메뉴펼치기
