|
과 m(m≤2n)개의 출력을 갖는 디코더를 n×m디코더 또는 n대m 디코더라 한다.
- Demultiplexer(and gate로 구성) : 멀티플렉서와 반대 기능을 수행하여 하나의 입력 회선에 여러 개의 출력신호를 연결하여, 선택 신호에서 지정하는 하나의 회선에 출력하
|
|
|
멀티플렉서 회로를 그림 8-11과 같이 접속하여 두 입력 A, B의 변화에 따른 출력 F를 측정하여 표 8-4를 완성하라.
그림8-11 4X1 멀티플렉서
표 8-4
A B
F(이론)
F(실험)
0 0
0 1
1 0
1 1
(3) 그림 8-12와 같은 멀티플렉서를 이용한 전가산기 회로를 결선하고
|
|
|
지정 하는 하나의 회선에 출력하므로 데이터 분배기라고도 한다.
디코더의 입력은 복수, 디멀티플렉서는 입력이 단수이다.
(2)Enable 단자가 있는 2x4 decoder를 1x4 demultiplexer로 변환시켜라 1. 실험 목적
2. 핵심 내용 정리
3. 예비 과제
|
|
|
전가산기와 멀티플렉서로 구성
- 두개의 4비트 입력 A, B 그리고 출력 D
- 입력 A는 2진 가산기의 X입력에 연결
- B는 멀티플렉서의 데이타 입력측에 연결
- 멀티플렉서는 B, B', 0, 1을 입력 데이타로 받아들여 두개의 선택입력 S1S0에 의해 선택된
|
|
|
역시 참이라는 것을 알 수가 있다.＿
수고하셨습니다＿ 1.멀티플렉서(Mux : MultiPlexer)
2.디멀티플렉서(DeMux : DeMultiPlexer)
3.4비트(4Bit) 가감산기(Adder & Subtracter)
4.4비트(4Bit) 리플 캐리(Reple Carry) 가산기(Adder)
5.8비트(8Bit) 가산기(Adder)
|
|
메뉴펼치기
