|
전감산기를 설계하라.
4 아래 그림과 같이 동작하는 demultiplexer를 설계하라.
5. 실험 결과
1 실험 1의 결과를 기입하라.
입 력
출 력
S
A
B
D0
D1
D2
D3
Y
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
0
1
0
1
1
0
0
0
1
1
1
0
0
1
0
0
0
0
1
0
1
0
1
0
0
0
1
1
0
0
0
1
0
0
1
1
1
0
0
0
1
0
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2004.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
5V와 0V가 출력되지 않는 오차가 발생한 이유는 전원공급기에 5V를 입력할 때 그 정확한 값은 5V가 아니었을 것이고 (함수발생기가 더 정확한 값을 보여주는 것 같습니다.), 각 게이트 자체의 저항 또한 영향을 미쳤을 것입니다. 실험
고찰
|
- 페이지 8페이지
- 가격 1,500원
- 등록일 2021.09.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
발생시키는데 사용하고, 다른 하나는 자리올림수를 발생시키는데 사용 할 수 있다.
(5) 전감산기(Full subtrator) : 74LS153 multiplexer로 전 감산기를 구현하기 위해서는 하나는 차를 발생시키는데 사용되고, 다른하나는 자리빌림을 발생시키는데 사용
|
- 페이지 6페이지
- 가격 1,500원
- 등록일 2021.09.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
발생시키는데 사용하고, 다른 하나는 자리올림수를 발생시키는데 사용 할 수 있다.
(5) 전감산기(Full subtrator) : 74LS153 multiplexer로 전 감산기를 구현하기 위해서는 하나는 차를 발생시키는데 사용되고, 다른하나는 자리빌림을 발생시키는데 사용
|
- 페이지 6페이지
- 가격 1,500원
- 등록일 2021.09.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
함수는 다음 식과 같이 구할 수 있습니다.
Bn=
B+C+ABC
=
B+C(+AB)
=
B+C(A ⊙ B)
=
B+C()
위의 두 가지 식을 동시에 구하기 위하여 논리 게이트를 연결하면 그림 4-23와 같은 전감산기를 구할 수 있습니다.
그림 4-23 전감산기
그림 4-23에서 반감산기가 두
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2010.06.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|