|
1. 목표
2. 이론
1)반가산기
2)전가산기
3)이진병렬가산기
4)반감산기
5)전감산기
6)가감산기
|
|
|
산기를 구성하라.
- BO 아래의 carry 값은 `0'으로 설정해준다. 최하위 bit 이기 때문에 올라오는 carry 값이 없기 때문.
4 실험 2의 다른 회로의 전가산기를 구성하라.
- 전가산기의 부울대수식은 다음과 같다.
S = A B C, C = AB + BC + AC 1.목적
2.원
|
|
|
실험제목: 전가산기,감산기 결과보고서
(결과보고서)
1. 예비조사 및 실험 내용의 이해
1.1 감산기란?
반가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기,
전감산기는 뺄셈을 수행하는 회로를 말한다. 반감산기 회로에서는
|
|
|
산기와 감산기를 만들어 보았음에도 이론적이 내용에 대해서는 처음 접해 보는 것 겉았다.
처음에는 S의 개념과 C(캐리)에 관한 개념이 이해가 어려웠지만 실험을 통해서 정확하게 알 수 있었다. 또, 반감산기와 반가산기로써 전가산기와 전
|
|
|
림 4-19 반가산기를 이용한 전가산기
(3) 반감산기
반감산기 (HS : half subtracter) : 한 자리인 2진수를 뺄셈하여 차(difference)와빌림수(borrow)를 구하는 회로입니다.
한 자리의 2진수를뺄셈하는 형태를 네 가지 조합이 발생하며, 그 결과는 다음과 같
|
|
메뉴펼치기
