|
1. 목표
2. 이론
1)반가산기
2)전가산기
3)이진병렬가산기
4)반감산기
5)전감산기
6)가감산기
|
|
|
이진병렬가산기는 4비트로 구성된 이진수 2개를 입력으로 받아 덧셈을 수행하는 회로였다. 만일 이 이진병렬가산기의 입력에 각각 BCD 숫자를 입력하면 출력 값은 얼마가 될까? 입력되는 BCD숫자가 각각 10진수로 0부터 9까지의 수임을 감안할
|
|
|
실험제목: 전가산기,감산기 결과보고서
(결과보고서)
1. 예비조사 및 실험 내용의 이해
1.1 감산기란?
반가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기,
전감산기는 뺄셈을 수행하는 회로를 말한다. 반감산기 회로에서는
|
|
|
확인하라.
그림 14 실험 7: 가산기
1. 목적:
2. 실험부품:
3. 검토:
반가산기(HA, Half-Adder)
전가산기(FA, Full-Adder)
4-비트 이진 가산기 7483 IC
4. 퀴즈:
5. 실험 방법:
반가산기
전가산기
2 비트 병렬 가산기
4-비트 이진 가산기 7483 IC
|
|
|
REPORT
<이진병렬 가산기, 3상태버퍼>
1. 이진병렬가산기
- 이진병렬가산기란?
복수개의 비트들로 구성된 2진수 2개를 더해 결과를 출력하는 조합회로로, 전가산기들을
차례로 연결하여 아랫단의 자리올림 출력이 윗단의 자리올림 입력으로
|
|
메뉴펼치기
