|
3;
NET B<1> LOC =P62;
NET B<0> LOC =P61;
NET S<1> LOC =P139;
NET S<0> LOC =P138;
NET C<1> LOC =P136;
NET C<0> LOC =P135;
< 동작 확인 > 1. 이진병렬가산기
< 시뮬레이션 결과 >
< H/W 확인 >
< 동작 확인 >
2. 3상태버퍼 실습
< 시뮬
|
- 페이지 8페이지
- 가격 3,000원
- 등록일 2011.06.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
가산기의 논리도와 블럭도
□ 전가산기(Full Adder)
2개의 2진수 A, B가 2 비트 이상으로 구성되어 있을 때는 아래자리에서 윗자리로 자리올림 가 추가로 있으므로 3 비트의 가산기로 구성하여야 한다. 이것을 전가산기(Full Adder)라고 한다.이 때 출
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2004.07.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
막상 동작하니까 신기했다. 1. 서 론
1.작품 제작 배경
2.프로젝트 진행 상황
2. 본 론
1. 동작원리
2. 실험부품
3. 회로설명
4. 완성품사진
3. 결 론
1. 문제점 보완 및 수정 사항
2. 프로젝트 진행 후 소감
|
- 페이지 7페이지
- 가격 3,000원
- 등록일 2008.12.09
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
2) CDS 응용회로
◎ CDS 광원으로 사용하기 위한 AC, DC 인터페이스
(3) 포토인터럽트를 이용한 광제어 브레이커회로
(4) 포토TR 증폭회로
(5) 적외선용 포토다이오드를 이용한 리모콘 수신회로
◎ 하이패스 필터회로의 계산
◎ 버퍼 증폭기
|
- 페이지 39페이지
- 가격 3,000원
- 등록일 2010.02.22
- 파일종류 아크로벳(pdf)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
2
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
0
0
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
0
PSPICE 시뮬레이션 결과
*실험결과*
A
B
C
Y1
Y2
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
실험 3. 오픈컬렉터와 3상태 버퍼/인버터 예비 레포트
[목적]
1. 오픈 컬렉터
|
- 페이지 10페이지
- 가격 3,300원
- 등록일 2012.12.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|