2장 논리회로와 간략화 실험결과 및 3장 오픈컬렉터와 3상태 버퍼

소개글

2장 논리회로와 간략화 실험결과 및 3장 오픈컬렉터와 3상태 버퍼에 대한 보고서 자료입니다.

본문내용

실험 2. 논리회로의 간략화 결과 레포트
(a) NOT 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
Y
0
1
1
0
(b) AND 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
(c) OR 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
(d) NOR 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
(a) NOT 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
Y
0
1
1
0
(b) OR 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
(c) AND 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
(d) NAND 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
PSPICE 시뮬레이션 결과
*실험결과*
A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
PSPICE 시뮬레이션 결과
*실험결과*
A
B
C
Y1
Y2
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
0
0
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
0
PSPICE 시뮬레이션 결과
*실험결과*
A
B
C
Y1
Y2
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
실험 3. 오픈컬렉터와 3상태 버퍼/인버터 예비 레포트
[목적]
1. 오픈 컬렉터 게이트의 특성을 이해한다.
2. 와이어드 AND 및 와이어드 OR 회로를 익힌다.
3. 3-상태 TTL 버퍼와 인버터의 동작을 이해하고, 이의 사용법을 익힌다.
[기본이론]
1. 오픈컬렉터(Open collector)
그림 3.1의 출력 트랜지스터의 컬렉터에는 부하정항이 없이 개방되어 있는데, 이러한 형태의 게이트를 오픈 컬렉터라 한다. 오픈 컬렉터게이트는 정상적인 동작을 하려면 컬렉터와 전원사이에 풀업(pull-up)저항이 연결되어야 한다.
①컬렉터 : 트랜지스터 전극의 하나
②풀업 : H-레벨상태를 유지하기 위해 신호의 입/출력 단자와 전원단자 사이에 접속하는 저항
그림 3.2는 3개의 NAND 게이트를 함께 묶고 이를 공통으로 풀업저항을 사용하면 출력특성이 AND동작이 이루어진다. 이를 와이어드 AND 회로라 한다.
그림 3.1, 그림 3.2 와이어 AND회로
그림 3.2를 논리식으로 표현하면 Y = Y1 Y2 Y3 = AB CD EF
위 식에서 마지막 항은 각 변수에 OR을 취한 뒤 반전된 형태이다. 드 모르간의 정리를 이용하면 Y = AB + CD + EF
2. 3-상태 TTL 버퍼/인버터
그림 3.4는 3-상태 인버터의 동작을 설명한다. 출력단의 스위치가 ON일 때 정상적인 인버터의 동작이지만 스위치가 OFF일 때는 플로팅(floating)되어 인버터의 출력이 Y와 비 연결 상태가 된다. 그림 3.4에서 3-상태 인버터의 동작은 제어입력 G가 1이면 통상의 인버터 동작이고, 0이면 출력은 고 임피던스(Hi-z)가 되어 개방 상태가 된다.
①플로팅 : 허공에 뜨다, 아무것도 연결을 하지 않는 상태, 전자적으로는 아무것도 연결을 하지 않으면 각종 노이즈나 주위 환경에 따라서 H의 입력이 될 수도 있고 L도 될 수도 있다.
소자특성마다 주위 환경등에 따라 H,L상태가 수시로 변하기 때문에 정확한 디지털 소자의 입출력에 방해를 준다.
그림 3.4 3-상태 TTL 인버터/버퍼
입력
출력
G
A
Y
1
0
1
1
1
0
0
X
Hi-z
입력
출력
G
A
Y
1
0
0
1
1
1
0
X
Hi-z
위와는 반대로 제어 입력 G가 입력이 부정 G로 되어 있을 때 G입력이 0일 때 정상동작이고, 1일 때 출력이 부정이 된다.
입력
출력
G
A
Y
0
0
1
0
1
0
1
X
Hi-z
입력
출력
G
A
Y
0
0
0
0
1
1
1
X
Hi-z

키워드

실험,   오픈컬렉터,   오픈 컬렉터 게이트,   와이어드 AND ,   와이어드 OR 회로