|
접속 한 것과 같은 동작을 하게 된다. 그림 3-9의 (b)는 와이어드OR회로이다
X=ABCDEF
Y=A+B C+D E+F 1. Bool 대수
2. De Morgan 정리
3. 오픈 컬렉터(open collector)형 게이트
4. 풀-업 저항(pull-up resister)
5. 와이어드 AND(wired AND) 와 와이어드 OR
|
- 페이지 5페이지
- 가격 1,000원
- 등록일 2010.04.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
와이어드 OR : 위와 같은 방법으로 출력 단자를 연결하여 어느 하나의 출력 단자의 전압이 높으면 결과가 높은 전압이 되어 OR 수행 (1) 기본 게이트
① OR 게이트
스위칭 회로
트랜지스터 회로
OR회로 기호
② AND 게이트
스위
|
- 페이지 4페이지
- 가격 1,200원
- 등록일 2004.07.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
와이어드 AND 및 와이어드 OR 회로를 익힌다.
3. 3-상태 TTL 버퍼와 인버터의 동작을 이해하고, 이의 사용법을 익힌다.
[기본이론]
1. 오픈컬렉터(Open collector)
그림 3.1의 출력 트랜지스터의 컬렉터에는 부하정항이 없이 개방되어 있는데, 이러한 형
|
- 페이지 10페이지
- 가격 3,300원
- 등록일 2012.12.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
와이어드 AND 회로라 한다. 그림 3.2를 논리식으로 표현하면 식(3-1)과 같이 된다.
Y =Y1 Y2 Y3
=AB CD EF
식(3.1)에서 마지막 항은 각 변수에 OR를 취한뒤 반전된 형태이다. 드모르간의 정리를 dldydgkaus 식(3.1)은 다음과 같이 된다.
Y=AB+CD+EF
드 모르간의 정
|
- 페이지 4페이지
- 가격 500원
- 등록일 2010.04.30
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
그림과 같이 표현한다.
ECL(emitter coupled logic)인 경우 같은 방법으로 출력 단자를 연결하여 어느 하 나의 출력 단자의 전압이 높으면 결과가 높은 전압이 되므로 OR 기능을 수행시킬 수 있다. 아래 그림은 와이어드 OR 회로 를 보여 준다.
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2008.05.14
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|