• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 5건

. 최하위 bit 이기 때문에 올라오는 carry 값이 없기 때문. 4 실험 2의 다른 회로의 전가산기를 구성하라. - 전가산기의 부울대수식은 다음과 같다. S = A B C, C = AB + BC + AC 1.목적 2.원리 3.실험방법 4.문제풀이 5.실험결과 6.고찰
  • 페이지 8페이지
  • 가격 1,000원
  • 등록일 2004.09.16
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄 x y z c s 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 [진리표] [논리게이트] C = x y + z (x y), S = x y Z 4비트 덧셈기    4. Quartus 설치 - ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ ⑨ ⑩
  • 페이지 4페이지
  • 가격 1,600원
  • 등록일 2015.02.26
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
A: clock B,C: Vcc 이 경우에는 우선 외부 carry가 있고 나버지 하나도 1이므로 무조건 carry가 생긴다. 그리고 clock에 따라 sum이 0 or 1이 나오므로 위 실험 결과는 맞다. 실험 3. 2bit 가산기 3-1. 실험결과 전가산기와 반가산기를 이용한 2BIT 병렬 가산기
  • 페이지 6페이지
  • 가격 1,000원
  • 등록일 2006.06.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
전가산기와 전감산기, 2bit 병렬2진가산기를 만들어 각각 저장하고 각각의 컴파일과 웨이브폼으로 시뮬레이션을 해서 결과를 내 보았다. 그리고 그 결과를 그때 실험했던 결과 값과 비교해 보았다. 가끔 틀린 값이 있기도 했지만 대체로 다 맞
  • 페이지 4페이지
  • 가격 1,000원
  • 등록일 2007.08.26
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
감산기, 디코더 , 카운터 가산기 반가산기를 이용하여 전가산기를 구성 parallel 2bit binary adder 감산기 7486, 7400 을 이용하여 반감산기를 구성 전감산기를 구성 디코더 2단 2진 카운터 3진 카운터 10진 디코더를 갖춘 BCD 카운터 (단일펄스)
  • 페이지 15페이지
  • 가격 3,000원
  • 등록일 2010.01.22
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top