|
디코더를 이용해서 십진수를 표현하는 회로를 만들 수
있다는 생각이 들었다. 십진수는 우리에게 익숙하기 때문에, 출력이 10진수로 되면
정말 편할 것이다. 가산기 , 반가산기, 감산기, 디코더 , 카운터
가산기
반가산기를 이용하여 전
|
|
|
존재하는 1의 개수는 짝수, 0이면 데이터 선에 존재하는 1의 개수가 홀수이다. 1. 디코더(decoder)
2. 인코더(encoder)
3. 우선순위 인코더
4. 멀티플렉서
5. 가산기(adder)
1) 반가산기(half adder)
2) 전가산기(full adder)
6. 패리티 발생기
|
|
|
반가산기(Half-Adder,HA)
2개의 비트 X,Y를 더한 합 S와 자리올림 C를 구하는 회로
3) 전가산기(Full-Adder,FA)
2개의 비트 X,Y와 밑의 자리로부터 자리올림한 C(Carry)까지 고려하여 비트 3개를 덧셈하는 회로
4) 디코더(Decoder)
입력으로 들어오는 2진 신호
|
|
|
반가산기(Half-Adder,HA) 2개의 비트 X,Y를 더한 합 S와 자리올림 C를 구하는 회로
2) 전가산기(Full-Adder,FA)2개의 비트 X,Y와 밑의 자리로부터 자리올림한 C(Carry)까지 고려하여 비트 3개를 덧셈하는 회로 3) 디코더(Decoder) 입력으로 들어오는 2진 신호의
|
|
|
때의 차이를 구별하면서 기능표를 확인할 수 있었다. 1. 목적
2. 이론
가. 반가산기(Half Adder)
나. 전가산기(Full Adder)
다. 산술논리 연산장치(Arithmetic and Logic Unit, ALU)
라. 7-세그먼트 디코더 (7-Segment Decoder)
3. 예비보고
|
|
메뉴펼치기
