|
bit 병렬2진가산기를 만들어 각각 저장하고 각각의 컴파일과 웨이브폼으로 시뮬레이션을 해서 결과를 내 보았다. 그리고 그 결과를 그때 실험했던 결과 값과 비교해 보았다. 가끔 틀린 값이 있기도 했지만 대체로 다 맞아서 기분이 좋았다.
|
|
|
4 기본 컴퓨터에 대한 레지스터의 리스트 1. 개요
2. 산술 알고리즘
3. 가산 및 감산
4. H/W 알고리즘
5. 부호화-2의 보수 데이터에 의한 가산 및 감산
6. 2의 보수 연산 알고리즘
7. 곱셈 및 나눗셈
8. 나눗셈 알고리즘
6. 기본 컴
|
|
|
4) 연구 접근 방법
4-1) 1-bit Adder
4-2) 1-bit ALU
4-3) Subtraction 추가
4-4) 1-bit ALU & MSB ALU
4-5) 1-bit ALU & MSB ALU
2장 – 관련연구
3장 – Design
(1) 설계 단계
1-1) 32-bit ALU
1-2) Booth’s Algorithm 곱셈기
(2) 단계별 구현
|
|
|
4. 실험 기자재 및 부품 …………………………… 33
5. 실험 방법 및 순서 …………………………… 33
6. 실험 결과 …………………………… 34
실험 5. 산술논리연산회로(1) …………………………… 35
실험 6. 산술논리연산회로(2)
|
|
|
4
실험 4. 인코더와 디코터 26
1. 실험 목적 26
2. 기초 이론 26
3. 예비 보고서 31
4. 실험 기자재 및 부품 33
5. 실험 방법 및 순서 33
6. 실험 결과 34
실험 5. 산술논리연산회로(1) 35
실험 6. 산술논리연산회로(2) 35
1. 실험 목적 35
2.
|
|
 |
구현한 VCDL의 모델은 위에서 제안한 몇 개의 inverter가 직렬로 연결 된 inverter chain형태로 공급전압의 노이즈를 최소화하고 같은 위상으로 피드백으로 Delay가 이루어지는 회로를 구현 하였다.
그림 34. 제안된 DLL 구조
본 논문에서는 이처럼 앞에
|
|
|
4] CRAZYSOUL (http://www.crazysoul.org/category/DIY)
[5] MakeTune (http://www.maketune.net)
[6] ezCircuits (http://ezcircuits.net/zbxe)
5. 부록
5.1 Distortion - 디스토션
그림 45. Distortion 전체 회로
KA4558 (Dual Operational Amplifier)
그림 46. 4558 데이터 시트
5.2 Clean Boost - 클린 부스트
|
|
|
3)센서
4)RF통신
2.2 구현내용
(1) 차량부
(2) 주차장
(3) 하드웨어 회로도
3. 결과
3.1 최종결과물
3.2 검증방법
4. 결론
5. 참고문헌
6. 졸업작품 후기
7. 사용된 프로그램
7.1 ParkSystem.java
7.2 Test.java
|
|
 |
4. 자신감 있는 태도
면접 시 긴장하는 것은 자연스러운 일입니다. 그러나 자신감을 갖고 답변하는 것이 중요합니다. 말투나 자세에서 자신감을 느낄 수 있도록, 꾸준한 연습을 통해 자연스럽고 자신감 있는 태도를 유지하세요.
5. 면접 질문에
|
|
 |
가장 힘들었던 경험과 그것을 극복하기 위해 했던 경험에 대해 이야기해주세요.
4. 본인의 어떤 점이 경신의 인재상에 부합하는지 사례에 근거하여 이야기해주세요.
5. 경력사항(인턴 포함)에 대해 보유하신 분에 한하여 작성해주세요.
|
|
 |
회로 해석을 실무에서 어떻게 활용할 수 있나요?
→ 전력 시스템의 신뢰성을 확보하기 위해 전기회로 해석을 적용하며, 전압·전류의 최적 분배를 통해 안정적인 전력 공급을 구현할 수 있습니다.
4) 입사 후 성취하고 싶은 목표는 무엇인가
|
|
메뉴펼치기
