[전산기구조론] 사칙연산을 수행하는 6bit 컴퓨터의 설계

소개글

[전산기구조론] 사칙연산을 수행하는 6bit 컴퓨터의 설계에 대한 보고서 자료입니다.

목차

1. 개요

2. 산술 알고리즘

3. 가산 및 감산

4. H/W 알고리즘

5. 부호화-2의 보수 데이터에 의한 가산 및 감산

6. 2의 보수 연산 알고리즘

7. 곱셈 및 나눗셈

8. 나눗셈 알고리즘

6. 기본 컴퓨터 조직 및 설계

본문내용

F B Transfer B
F6 = x y F A B Exclusive-OR
F7 = x + y F A B OR
F8 = (x + y)' F A B NOR
F9 = (x y)' F A B Exclusive-NOR
F10 = y' F B Complement B
F11 = x + y' F A B
F12 = x' F A Complement A
F13 = x' + y F A B
F14 = (xy)' F A B NAND
F15 = 1 F all 1's Set to all 1's
4. 논리 마이크로연산의 구현
논리 마이크로 연산을 수행하기 위해서는 논리 게이트가 필요하다.
AND, OR, XOR 및 Complement
(1) 논리 회로
기본적으로 4가지의 기본 논리를 수행하며, 회로는 다음과 같다.
그림 1.9 논리회로의 스테이지
4. 시프트 마이크로연산
표 1.5 시프트 마이크로 연산
Symbolic designation Description
R shl R Shift-left register R
R shr R Shift-right register R
R cil R Circular shift-left register R
R cir R Circular shift-right register R
R ashl R Arithmetic shift-left R
R ashl R Arithmetic shift-right R
(1) 논리 시프트: R1 <- shl R1, R2 <- shr R2
(2) 순환 시프트: cir, cil
(3) 산술 시프트
부호화 이진수를 시프트 시키는 마이크로 연산
음수는 2의 보수로 표현되어 있다고 가정
예) 1. ashr ( 2에 해당 )
2. ashl ( 2에 해당)
그림 1.10 오른쪽 산술 시프트
5. 산술 논리 시프트 장치(ALU)
산술 및 논리연산회로를 함께 구성한 회로이다.
(1) 블록도 (그림 1.11 ALU의 1단)
(2) 기능표
표 1.6 ALU에 대한 기능표
Operation select
S3 S2 S1 S0 Cin Operation Function
0 0 0 0 0 F = A Trasfer A
0 0 0 0 1 F = A + 1 Increment A
0 0 0 1 0 F = A + B Addition
0 0 0 1 1 F = A + B + 1 Add with carry
0 0 1 0 0 F = A + B Subtraction with borrow
0 0 1 0 1 F = A + B + 1 Subtraction
0 0 1 1 0 F = A - 1 Decrement A
0 0 1 1 1 F = A Tranasfer A
0 1 0 0 x F = A B AND
0 1 0 1 x F = A B OR
0 1 1 0 x F = A B XOR
0 1 1 1 x F = A Complement A
1 0 x x x F = shr A Shift right A into F
6. 기본 컴퓨터 조직 및 설계
1. 명령어 코드
디지털 시스템의 내부조직은 일련의 마이크로연산으로 정의할 수 있다.
용도 1) 특정 목적 디지털 시스템: · 특정 마이크로연산을 영구히 수행한다.
예) 주변기기 제어장치( M/T 제어기)
2) 범용 디지털시스템: · 다양한 마이크로 연산을 수행한다.
프로그램으로 주어짐
1) 명령어:· 컴퓨터가 특정 일을 수행하도록 하는 명령어(비트의 집합)
2) 명령어 형식
3) 연산 코드(OP code)
명령어의 종류를 규정한다. ( add, subtract,... )
OP 부분에 필요한 비트의 수는 사용하려는 연산의 수에 좌우된다.
2n 연산 --> n 비트가 필요하다.
예) 32개의 연산을 갖는 컴퓨터의 경우 op 코드는 5 비트로 구성된다.
예를 들어 ADD --> 10010으로 할당하면 즉 제어 장치가 이 비트 패턴 을 받으면 가산 기능을 수행하게 된다.
(1) 프로그램 내장형 조직
만일 ( 16 비트, 4096 워드 ) 메모리 속에 명령어 코드가 저장되어 있다 면 주소지정을 위해 필요한 비트 수는 12 개다.
OP 코드에 할당될 수 있는 비트 수는 4개이므로 연산 수는 24=16개가 됨
그림 1.12 프로그램 내장형 조직
(2) 주소 지정
즉치 주소 지정: 명령어의 오퍼랜드 필드에 있는 숫자가 데이터인 경우 예) ADD 5000 (AC) <-- (AC) + 5000
직접주소지정: 오퍼랜드필드가 메모리에 저장된 데이터의 주소를 나타내는 경우 DR <- M[AR]
간접주소지정: 오퍼랜드필드가 메모리에 저장된 데이터의 주소의 주소를 나타내는 경우이다.
AR <- M[AR]
DR <- M[AR]
그림 1.13 직접 주소 지정과 간접 주소 지정
실효 주소 : 오퍼랜드 자체가 들어있는 주소를 말한다.
2. 컴퓨터 레지스터
표 1.7 기본 컴퓨터에 대한 레지스터의 리스트
Register Number
Symbol of bits Register name Function
DR 16 Data register Holds memory operand
AR 12 Address register Holds address for memory
AC 16 Accumulator Processor register
IR 16 Instruction register Holds instruction code
PC 12 Program counter Holds address of instruction
TR 16 Temporary register Holds temporary data
INPR 8 Input register Holds input character
OUTR 8 Output register
Holds output character
(1) 공통 버스 시스템
기본 컴퓨터에는 레지스터들 사이나 레지스터와 메모리 사이에 정보 전송 을 하기 위한 경로가 제공되어야 한다. 컴퓨터에서는 이와 같은 데이터 경 로를 버스 시스템으로 구성한다.
1) 선택 변수: S2, S1, S0
1) 3 제어 입력: LD (load), INR (increment), CLR (clear)
1) 레지스터의 처리 예
DR <-- AC and AC <-- DR
그림 1.14 기본 컴퓨터에 대한 레지스터의 리스트

키워드

컴퓨터설계,   6bit,   6비트,   사칙연산,   pc설계,   알고리즘