|
BCD수를 더하여 BCD로 결과를 출력하는 회로로 두 BCD합의 최대 결과 9(1001)+9+1=(이전단캐리)=18 이고, 이진 가산기를 이용하여 합의 결과가 9이하이면 그대로 9이상이면 Correction이 된다.
<BCD 코드 변환>
4. 설계순서
① 전가산기의 회로를 구성
|
|
|
문제점들이다. 앞으로의 실험에서는 최대한 까끔하고 보기 쉽게 회로도를 그려야 겠다. 1. 실험목표
2. 기초이론
□ 반가산기
□ 전가산기
□ BCD 덧셈기
□ BCD 4bit 덧셈기/뺄셈기
3. 실험 방법
4. 실험 결과
5. 실험 결과 및 고찰
|
|
|
BCD 입력
3 초과 출력
A
B
C
D
W
X
Y
Z
0
0
0
0
0
0
0
1
1
1
0
0
0
1
0
1
0
0
2
0
0
1
0
0
1
0
1
3
0
0
1
1
0
1
1
0
4
0
1
0
0
0
1
1
1
5
0
1
0
1
1
0
0
0
6
0
1
1
0
1
0
0
1
7
0
1
1
1
1
0
1
0
8
1
0
0
0
1
0
1
1
9
1
0
0
1
1
0
0
0
→W=A\'BC\'D+A\'BCD\'+ABC\'D\'+AB\'C\'D
AB CD
00
01
11
10
00
X
1
01
1
X
1
11
1
X
X
1
|
|
|
설계하라.
(2) 실 험
1) 산술연산회로를 결선하라.
2) 표 1의 결과가 나오는지 확인하라.
3) 논리연산회로를 결선하라.
4) 표 2의 결과가 나오는지를 확인하라.
5) ALU회로를 결선하라.
6) 표 3의 결과가 나오는지를 한 기능씩 확인하라. ■ 실험제
|
|
|
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력값과 회로의 현재 상태에 따라 출력값 결정
기억능력 갖고 있음
플립플롭(flip-f
|
|
 |
..)
2)전가산기 설계 및 관련 문제 풀이
3)ARM에서 캐쉬메모리의 존재 유무에 따른 FOR문 속도비교(스텝별)
토론면접
-개인의료정보의 보험사에 대한 제공 여부
(찬성:보험사기예방, 반대:개인인권침해)
d인성: 면접은 대체로 평이, 압박 없음.
|
|
 |
설계 환경(PDK) 고도화에 기여할 수 있다고 확신합니다. 입사 후에는 기존 아날로그 소자뿐만 아니라, HV MOS, LDMOS, BCD 기반 복합 모델 개발 등에도 참여하고, AI 기반의 모델 최적화 기법과 반자동화된 측정-추출 프로세스를 통해 SPICE 모델의 정
|
|
 |
설계자 입장에서 신뢰할 수 있는 PDK를 만드는 것이 곧 고객 신뢰로 이어진다는 사명감을 갖고 있습니다. 입사 후에는 DB하이텍의 아날로그·BCD·전력 공정별 PDK 품질을 고도화하고, 고객 설계 효율성과 Tape-out 성공률을 높이는 데 기여하고자
|
|
메뉴펼치기
