|
문제점들이다. 앞으로의 실험에서는 최대한 까끔하고 보기 쉽게 회로도를 그려야 겠다. 1. 실험목표
2. 기초이론
□ 반가산기
□ 전가산기
□ BCD 덧셈기
□ BCD 4bit 덧셈기/뺄셈기
3. 실험 방법
4. 실험 결과
5. 실험 결과 및 고찰
|
|
|
뺄셈기 구현)을 Altera의 graphic editor를 이용해 모의실험.
Altera Quartus를 이용한 디지털 회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄
x
y
z
c
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
|
|
|
뺄셈기
보수(complement)- 반대로 세어 가는 수를 말하며 밑수 n의 보수란 주어진 수치의 각 자리의 값을 n-1에서 뺄셈하고 그 결과의 최하위의 자리에 1을 더하여 구하는 수치이다. 10진수의 100까지의 수로 생각하면 25라는 수치는 1의 쪽에서 반대
|
|
메뉴펼치기
