|
3-4에 기록하여라.
※ 저번 실험과 마찬가지로 0.4V이하는 “0”으로 2.4v이상은 “1”로 됨을 기억해야한다.
표 3-2의 전가산기 진리표와 그 아래 부울대수식을 기반으로 표 3-5의 K-map을 완성하고 간략화 하여라.
※ 위 반가산기와 마찬가지로 수
|
|
|
-성학당 / 저자-이영준
④ 웹싸이트 - http://princess.kongju.ac.kr/
4. WINCUPL 설계 및 결과
1)전가산기 시뮬레이션 결과
2)반가산기 시뮬레이션 결과 1. 실험관련 이론
■ PLD란?
■ PLD의 종류
2. 실험계획
3. 참조
4. WINCUPL 설계 및 결과
|
|
|
3)http://blog.naver.com/newlogin_kr?Redirect=Log&logNo=140027489908l(가산기)
4)http://blog.naver.com/tjrnsoehd21?Redirect=Log&logNo=50006917230(반가산기)
5)http://princess.kongju.ac.kr/ (공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.h
|
|
|
실험2는 반가산기를 2개 연결하여 확장해서 전가산기 회로를 만들어 실험했다. 전가산기는 하위 자리에서 발생한 자리올림수를 포함하여 덧셈을 수행하는 것이며, 3개의 2진수 입력과 2개의 출력을 가지는 논리회로이다. 전가산기에서 3개의 2
|
|
|
3과 같은 결과가 나왔고, Cin값이 1일때는 피가수인 B에 1의 보수를 취해주는 결과가 되고, 결과값에는 1을 더해줘서 결국엔 A+B의 2의보수 가 되는 것으로서 A-B 즉, 감산기가 되는 것을 볼 수 있었습니다.
8.Conclusion
이번의 실험은 1비트의 가산기
|
|
메뉴펼치기
