|
가산기)
4)http://blog.naver.com/tjrnsoehd21?Redirect=Log&logNo=50006917230(반가산기)
5)http://princess.kongju.ac.kr/ (공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의
|
|
|
및 고찰
이번 실험에서는 가산기와 감산기에 대한 실험을 해 보았다. 1학년 입문 설계시간 때 분명 가산기와 감산기를 만들어 보았음에도 이론적이 내용에 대해서는 처음 접해 보는 것 겉았다.
처음에는 S의 개념과 C(캐리)에 관한 개념이 이
|
|
|
가산기 및 감산기의 출력을 부울대수식으로 유도하라.
- 실험 1
S
B A
0
1
0
0
1
1
1
0
C
B A
0
1
0
0
0
1
0
1
S = A\'B + AB\' = A B C = AB
- 실험 2
S
C AB
00
01
11
10
0
0
1
0
1
1
1
0
1
0
C
C AB
00
01
11
10
0
0
0
1
0
1
0
1
1
1
S = A\'B\'C + A\'BC\' + ABC + AB\'C\' = (A\'B\' + AB)C + (A\'B + AB\')C\
|
|
|
감산기에 대한 실험을 통하여 이론으로 알고있던 사실을 증명 할 수 있었고, IC가 4개나 되는 바람에 긴장하고 실험에 임하였지만, 미리 공부를 해온 탔에 쉽게 실험을 마칠 수 있었다.
실험감상
가산기와 감산기 실험을 통하여 이론으로만 학
|
|
|
가산기와 그의 보수를 이용한 4비트 2진 전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임에
|
|
 |
..)
2)전가산기 설계 및 관련 문제 풀이
3)ARM에서 캐쉬메모리의 존재 유무에 따른 FOR문 속도비교(스텝별)
토론면접
-개인의료정보의 보험사에 대한 제공 여부
(찬성:보험사기예방, 반대:개인인권침해)
d인성: 면접은 대체로 평이, 압박 없음.
|
|
메뉴펼치기
