|
감산기
(1) 7486, 7400 을 이용하여 반감산기를 구성하라.
- XOR gate(7486), NAND gate(7400), NOT gate(7404)로 반감산기를 구성할 수 있다.
회로는 다음과 같이 구성하였다.
- OR gate는 NAND gate와 NOT gate의 조합을 표현할 수 있다.
드 모르간의 법칙에 의하여 가
|
- 페이지 15페이지
- 가격 3,000원
- 등록일 2010.01.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
감산기를 구성하라.
◎ 반감산기
《예비보고서에서 구성한 반감산기》
반감산기(HS : half subtracter)는 한 자리인 2진수를 뺄셈하여 차(difference)와 빌림 수(borrow)를 구하는 회로이다. 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다.
|
- 페이지 9페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
감산기로 동작할 수 있도록 간단한 연산을 더하여 4비트 가 감산기를 구현하였으며 위의 파형과 예측하였던 결과 값이 동일하여 정상적으로 작동하고 있음을 알 수 있다.
느낀점
전가산기와 4비트 가산기 그리고 감산기는 논리회로시간에 배
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2014.06.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
0
1
검토 실험 결과를 토대로 이 회로가 전 감산기로 동작함을 확인하여라.
입 력
출 력
X
Y
B
D
Bout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
1
0
1
1
0
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
0
위의 실험의 논리식은 전 감산기의 논리식 D = XYB, BOUT = X(
|
- 페이지 7페이지
- 가격 1,800원
- 등록일 2013.12.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임에 유의하시오.
표 8-6E와 표 8-7E의 2진수를 더
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2010.12.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|