|
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
0
1
검토 실험 결과를 토대로 이 회로가 전 감산기로 동작함을 확인하여라.
입 력
출 력
X
Y
B
D
Bout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
1
0
1
1
0
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
0
위의 실험의 논리식은 전 감산기의 논리식 D = XYB, BOUT = X(
|
|
|
논리 함수식 (위의 두 가지 식)을 동시에 구할 수 있는 반감산기는그림 4-21과 같이 설계할 수 있습니다.
그림 4-21 반감산기
(4) 전감산기
전감산기(FS : full subtracter) : 두 자리 이상의 2진수를 계산할 수 있는 회로입니다.
입력 변수를 피감수는 A,
|
|
|
감산기로 동작할 수 있도록 간단한 연산을 더하여 4비트 가 감산기를 구현하였으며 위의 파형과 예측하였던 결과 값이 동일하여 정상적으로 작동하고 있음을 알 수 있다.
느낀점
전가산기와 4비트 가산기 그리고 감산기는 논리회로시간에 배
|
|
|
감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임에 유의하시오.
표 8-6E와 표 8-7E의 2진수를 더
|
|
|
회로를 바탕으로 한 시뮬레이션과 쿼터스툴을 이용한 DE2보드 결과, 그리고 오실로스코프의 출력결과를 비교해보니 2digit의 숫자 간에 가산이 올바르게 행해졌다는 결론을 내릴 수 있었다.
실험4는 2digit의 가산기와 감산기 둘 다 가능한 회로
|
|
 |
회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정 루프 기반의 클록 합성기 설계, 부경대 대학원 2006 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<9> 백 동
|
|
|
논리과정을 설명하는 데 주안점을 두었으며, 후반부에 실제 사용한 회로도 및 프로그램을 수록하였습니다.
,
Ⅱ 본론
2.1 기본 원리
(1) 주차 시뮬레이션
1) 주차 공간에 대한 데이터를 로드 한다. (실제 구현의 경우 주차 공간에 대한 데이
|
|
|
회로 개발에 대한 관심은 기술의 발전과 혁신에 깊이 흥미를 느끼며 시작되었습니다. 전자공학 분야에서 학습하며 다양한 회로 설계와 최적화 과정을 경험했습니다. 이러한 경험은 논리회로 설계 및 분석 기술을 배우는 데 큰 도움이 되었고,
|
|
|
논리회로 최적화를 위해 다양한 알고리즘을 연구하고 적용했으며, 이러한 경험은 회로 설계에 대한 깊은 이해와 문제 해결 능력을 키우는 데 큰 도움이 되었습니다. 또한, 대학 시절 50명 이상의 학우들과 협력하여 진행한 디지털 회로 설계
|
|
 |
[프로그래밍및실습/A+] C 언어로 프로그래밍을 학습.
[전자회로및설계(1)/A+] 전자의 전반적인 이해와 기본적인 회로를 설계 하였습니다.
[공업수학/A+] 전기관련분야를 이해하기 위한 과정을 학습.
[디지털공학/A+] 순서논리회로의 분석 및 설계
|
|
|
논리회로 설계 실습에서 0. 1마이크로미터 공정을 적용하여 15% 적은 면적에 높은 처리 속도를 구현하였습니다. 이를 토대로 졸업 작품으로 16나노미터 공정을 활용한 저전력 디지털 회로 설계 프로젝트를 수행하였으며, 설계 1.지원동기
2.
|
|
|
. 딥러닝 기반의 신호 분류 모델을 개발하여 노이즈가 많은 환경에서도 안정적으로 신호를 인식하도록 하는 성과를 이뤘으며, 이 결과는 교내 학술대회에서도 좋은 평가를 받았습니다. 이외에도, 논리회로와 연산증폭기 설계, 무선통신 기술
|
|
메뉴펼치기
